本公開是關(guān)于一種阻變存儲(chǔ)器寫入電路及其操作方法。其中，阻變存儲(chǔ)器寫入電路包括：上拉晶體管M1、檢測(cè)晶體管M2、下拉晶體管M3、偏置電流源I1、邏輯電路、陣列選通管和阻變存儲(chǔ)器陣列，上拉晶體管M1的一端與寫操作電壓源連接，另一端通過陣列選...

本公開提出了一種基于反相編碼的數(shù)據(jù)寫入方法及裝置，涉及存儲(chǔ)器技術(shù)領(lǐng)域，該方法包括：獲取待寫入數(shù)據(jù)并預(yù)處理，得到待寫入原碼及對(duì)應(yīng)的待寫入反碼；獲取阻變存儲(chǔ)器中待寫入位置當(dāng)前存儲(chǔ)的原始數(shù)據(jù)，原始數(shù)據(jù)、待寫入原碼和待寫入反碼的結(jié)構(gòu)和長(zhǎng)度一致，...

本申請(qǐng)?zhí)岢鲆环N存儲(chǔ)陣列驅(qū)動(dòng)電路及其操作方法，其中，存儲(chǔ)陣列驅(qū)動(dòng)電路包括第一N型晶體管和第二N型晶體管，第一N型晶體管的柵極連接選中開啟電壓，漏極連接寫入操作電壓或讀出操作電壓，源極連接存儲(chǔ)器的控制線和/或地址線；第二N型晶體管的柵極連接...

本申請(qǐng)?zhí)岢鲆环N可配置的RRAM放大器結(jié)構(gòu)及存儲(chǔ)器，包括根據(jù)參考電阻提供的電阻基準(zhǔn)，感測(cè)電路可以準(zhǔn)確判斷RRAM存儲(chǔ)陣列中阻變子單元的電阻狀態(tài)與參考電阻之間的負(fù)載差異，為后續(xù)的數(shù)據(jù)正常讀取和數(shù)據(jù)校驗(yàn)讀取提供可靠依據(jù)。鎖存電路具有校驗(yàn)讀取通...

本公開提出一種固件在線升級(jí)方法和裝置，方法包括：在接收到固件升級(jí)指令時(shí)清除多個(gè)升級(jí)進(jìn)度狀態(tài)位，并將與第一存儲(chǔ)單元關(guān)聯(lián)的更新狀態(tài)位設(shè)置為有效值，向第一存儲(chǔ)單元寫入固件升級(jí)指令所攜帶的待升級(jí)固件的固件數(shù)據(jù)；當(dāng)寫入成功時(shí)，將與第一存儲(chǔ)單元關(guān)聯(lián)...

本申請(qǐng)?zhí)岢鲆环N基于低壓器件的耐壓緩沖電路及芯片，包括：電壓轉(zhuǎn)換模塊根據(jù)芯片內(nèi)部器件的安全電壓范圍對(duì)外部電源進(jìn)行適用性地分壓操作，生成用于調(diào)節(jié)電能傳輸?shù)目刂菩盘?hào)。緩沖模塊根據(jù)接入的控制信號(hào)對(duì)傳輸電能進(jìn)行調(diào)節(jié)，生成用于使芯片內(nèi)部器件運(yùn)行在安...

本申請(qǐng)?zhí)岢隽艘环N存儲(chǔ)器芯片的測(cè)試方法、裝置及系統(tǒng)，其中，應(yīng)用于第一存儲(chǔ)器芯片的方法包括：在第一存儲(chǔ)器芯片上電初始化后，獲取第一存儲(chǔ)區(qū)域中的配置信息；若配置信息為第一配置信息，基于第一存儲(chǔ)器芯片內(nèi)部的內(nèi)建自測(cè)電路，進(jìn)行第二測(cè)試項(xiàng)測(cè)試，且第...

本申請(qǐng)?zhí)岢鲆环N基于低壓器件的寬電壓范圍IO接口電路及芯片，包括：第一電壓調(diào)整模塊和第二電壓調(diào)整模塊，分別產(chǎn)生用于提供電壓偏置的第一電壓及第二電壓；數(shù)據(jù)通信模塊與第一電壓調(diào)整模塊、第二電壓調(diào)整模塊、多個(gè)IO端口及芯片內(nèi)部器件連接，基于數(shù)據(jù)...

本申請(qǐng)?zhí)岢隽艘环N一次性可編程器件，涉及存儲(chǔ)器技術(shù)領(lǐng)域。本申請(qǐng)?zhí)岢龅囊淮涡钥删幊唐骷ǎ旱谝唤饘賹印⒌诙饘賹印⒌谝贿B接組件、第二連接組件和非易失性存儲(chǔ)器；其中，非易失性存儲(chǔ)器的一端通過第一連接組件與第一金屬層連接，非易失性存儲(chǔ)器的另...

本申請(qǐng)?zhí)岢隽艘环N差分陣列結(jié)構(gòu)及尋址方法，涉及存儲(chǔ)器技術(shù)領(lǐng)域。本申請(qǐng)?zhí)岢龅牟罘株嚵薪Y(jié)構(gòu)，包括第一存儲(chǔ)器陣列、第二存儲(chǔ)器陣列和讀出放大器，其中：第一存儲(chǔ)器陣列上包含多個(gè)第一存儲(chǔ)單元，第二存儲(chǔ)器陣列上包含多個(gè)第二存儲(chǔ)單元，第一存儲(chǔ)器陣列和第二...

本申請(qǐng)?zhí)岢鲆环N多參考并行讀取存儲(chǔ)器及讀取方法，存儲(chǔ)器包括：存儲(chǔ)單元陣列、位線選擇電路、M個(gè)靈敏放大器陣列、M路錯(cuò)誤檢測(cè)電路、數(shù)據(jù)輸出選擇電路；位線選擇電路包括N個(gè)全局位線，讀取操作時(shí)N個(gè)全局位線輸出電信號(hào)到每個(gè)靈敏放大器陣列；每個(gè)靈敏放...

本申請(qǐng)?zhí)峁┝艘环N差分阻變式存儲(chǔ)器芯片及其控制方法

一種驅(qū)動(dòng)電路和電子裝置。該驅(qū)動(dòng)電路包括字線譯碼電路、電源譯碼電路和字線組驅(qū)動(dòng)電路。字線譯碼電路配置為根據(jù)輸入的地址信號(hào)進(jìn)行譯碼并輸出電源選擇信號(hào)和字線組選擇信號(hào)；電源譯碼電路包括Y個(gè)電源譯碼子單元，且配置為根據(jù)電源選擇信號(hào)在Y個(gè)電源譯碼...

本申請(qǐng)?zhí)峁┝艘环N阻變式存儲(chǔ)器的寫驅(qū)動(dòng)方法及電路。其中，阻變式存儲(chǔ)器的寫驅(qū)動(dòng)電路包括寫驅(qū)動(dòng)開關(guān)單元、阻變存儲(chǔ)模塊和脈沖控制電路，脈沖控制電路的一個(gè)輸入端電連接寫驅(qū)動(dòng)脈沖使能信號(hào)，另一個(gè)輸入端電連接寫驅(qū)動(dòng)開關(guān)單元的輸出端；脈沖控制電路的輸出...

本申請(qǐng)?zhí)峁┝艘环N阻變式陣列器件一致性的補(bǔ)償方法及電路。其中方法包括：獲取位線上的多個(gè)器件各自所處位置節(jié)點(diǎn)的位置信息，根據(jù)所述多個(gè)器件各自的位置信息和預(yù)設(shè)補(bǔ)償邏輯，確定所述多個(gè)器件各自的目標(biāo)補(bǔ)償系數(shù)；基于所述多個(gè)器件各自的目標(biāo)補(bǔ)償系數(shù)和參...

本發(fā)明公開了一種混合型存儲(chǔ)單元和存儲(chǔ)器。該混合型存儲(chǔ)單元包括：晶體管型存儲(chǔ)元件、阻變?cè)⑽痪€端口、源線端口和字線端口；其中，所述阻變?cè)囊欢伺c所述位線端口連接，所述阻變?cè)牧硪欢伺c所述晶體管型存儲(chǔ)元件的一端連接，所述晶體管型存儲(chǔ)元...

本申請(qǐng)?zhí)岢鲆环N復(fù)位電路，包括：?jiǎn)?dòng)電路、偏置電路、參考電壓電路、電源電壓采樣電路、比較器電路，其中，啟動(dòng)電路，用于控制偏置電路的啟動(dòng)，并在偏置電路成功啟動(dòng)后自動(dòng)關(guān)閉；偏置電路，用于產(chǎn)生電壓偏置，為參考電壓電路、電源電壓采樣電路和比較器電...

本申請(qǐng)?zhí)岢鲆环N電荷泵電路及其控制方法。其中，該電荷泵電路包括：線性穩(wěn)壓電路，用于對(duì)電荷泵電路的輸入電壓信號(hào)進(jìn)行降壓處理；開關(guān)電路，用于將電荷泵電路的輸入電壓信號(hào)輸出至電荷泵電路的輸出端；電荷泵單元組電路，用于將電荷泵電路的輸入電壓信號(hào)進(jìn)...

本申請(qǐng)?zhí)岢鲆环N阻變式存儲(chǔ)陣列及存儲(chǔ)器，涉及存儲(chǔ)器技術(shù)領(lǐng)域。其中，該存儲(chǔ)陣列包括p

本發(fā)明提出一種阻變式存儲(chǔ)單元和阻變式存儲(chǔ)器，其中，存儲(chǔ)單元包括：第一至第四晶體管；第五至第八晶體管；第一至十六阻變?cè)晃痪€端口、源線端口及第一至第八字線端口；第一至第四晶體管的一端分別與位線端口連接，第一至第四晶體管的另一端通過一個(gè)阻...