本申請公開了多數據流的低功率喚醒模式檢測。本申請描述了一種用于通過檢測器進行喚醒模式?數據流相關以便為喚醒接收器（WuRX）中的微控制器提供觸發條件的技術。例如，檢測器（118）包括具有多個索引寄存器（202）的數據包層（200），該多...

本申請涉及用于防止短路或過電流保護的不期望觸發的方法和設備。公開用于防止短路或過電流保護的不期望觸發的方法、設備、系統和制品。示例設備（500）包括輸出端子（108）；電壓檢測裝置（506），其耦連到電壓檢測輸入端子和輸出端子（108）...

本申請公開了TSCH無線通信網絡中的自適應時隙分配。在所描述的示例中，當大量葉節點（LN）同時競爭加入分時隙信道跳頻無線通信網絡時，避免了過度的延遲和功耗，其中該分時隙信道跳頻無線通信網絡具有通過一個或多個中間節點（IN）接口連接到LN...

本申請題為“偽先進先出(FIFO)標簽線替換”。本申請提供了一種方法，該方法包括在一個時鐘周期期間針對可用標簽線對包括在加標簽的存儲器系統中的標簽組(4008)中的標簽(4000)進行搜索，其中加標簽的存儲器系統包括具有相應的標簽的多個...

本申請涉及用于FMCW雷達處理的方法和裝置。在所描述的示例中，一種雷達裝置(100)包括發送第一線性調頻信號的發送器(101)。第一線性調頻信號由一個或更多個障礙物散射以生成散射的信號。多個接收器(110)接收散射的信號。每個接收器(1...

本申請涉及無線通信系統中用于高能效單播傳輸和多播傳輸的方法。一種將服務小區上的子幀時分多路復用到用戶設備(UE)的方法，其中eNodeB通過位圖指示通信，其中位圖指示使用第一位(位“0”)指示利用舊有長期演進(LTE)傳輸格式運作的子幀...

一種升壓轉換器包括輸入端子（102）、輸出端子（106）、開關端子（112）、低側晶體管（108）和降壓模式檢測電路（302）。低側晶體管（108）耦合到開關端子（112）。降壓模式檢測電路（302）耦合到低側晶體管（108）。降壓模式...

本申請公開了一種部分地布置到溝槽中的柵極層。根據一些示例，一種系統包括具有外表面（100）的襯底層（65）。該系統包括多個溝槽（90、92、94、96），該多個溝槽從外表面延伸進入襯底層。該系統然后包括多個有源區（102、104、106...

提供了一種用于無線通信器件中的數字預失真（DPD）校準的方法，該方法包括：由無線通信器件的發射電路發射（604）多個脈沖，其中，每個脈沖對應于幅度步長的模式中的幅度步長，其中，幅度步長被靜默間隙隔開；在無線通信器件的接收器電路中接收（6...

描述了將轉換器（104）啟動到預偏置電壓的方法、設備、系統和制品。所描述的方法、設備、系統和制品提供一種設備，包括：誤差放大器（108），該誤差放大器包括反饋網絡（220、214、216）和差分差值放大器（DDA）（312），該DDA耦...

本申請涉及高頻CMOS超聲換能器。在所描述的CMOS?IC的示例中，具有端子的超聲換能器(1200)形成在IC的襯底(1230)上。具有超聲信號端子的CMOS電路系統(1236)形成在襯底上。至少一個金屬互連層(1238)覆蓋超聲換能器...

本申請公開一種輻射增強的雙極晶體管，所公開的示例包括集成電路和雙極晶體管(100)，該雙極晶體管(100)具有在襯底(102,104)中的第一導電類型的第一區(106)、設置在襯底(102,104)中的第二導電類型的集電極區(114)以...

本申請公開了超越函數求值。在所描述的示例中，一種裝置500被布置以分別利用第一電路530、第二電路550和第三電路580，響應于輸入操作數510的最低有效位和分別響應于第一、第二和第三表520值，生成超越函數的線性項、二次項和常數項，該...

本申請涉及單時鐘顯示驅動器。說明書的各個方面提供電路（100）。在至少一些示例中，電路包括驅動器（104A）。驅動器包括鎖相回路（108A）和數字接口（105A）。鎖相回路被配置成接收第一時鐘信號，并且基于第一時鐘信號提供第二時鐘信號。...

公開了無線設備執行避免物理層匯聚協議數據單元（PPDU）（例如基于觸發的（TB）PPDU等）的媒體訪問控制（MAC）填充的方法和對應的無線設備。該方法可以減少無線設備的電流或功率消耗，這進而可以優化無線設備，并且在某些情況下，可以優化整...

本公開涉及溝道轉換功率多路復用器電路及其操作方法，示例功率多路復用器（100）包括：第一晶體管（105），該第一晶體管耦合至第一輸入（102）；第二晶體管（106），該第二晶體管耦合至第一晶體管（105）以將第一輸入（102）處的第一電...

本申請公開脈寬調制(PWM)脈沖的產生。一種電路包括：用于產生第一脈寬調制(PWM)脈沖的基本脈沖發生器(310)，用于產生第一頻率和相對于彼此相移的M個時鐘的第一時鐘產生電路，以及用于接收M個時鐘并產生各自處于第二較低頻率的N個時鐘的...

本申請涉及分層緩存系統中的預取管理。公開了一種設備，包括第一存儲器高速緩存（130）和第二存儲器高速緩存（155）。第二存儲器高速緩存（155）包括一組存儲器行，每一行包括上部和下部。存儲控制器（101）耦合到第一存儲器高速緩存和第二存...

一種系統，其包括CPU核心（102）、第一存儲器高速緩存（130）和第二存儲器高速緩存（155）以及存儲控制器子系統（101）。存儲控制器子系統（101）推測地確定第一存儲器高速緩存（130）中的虛擬地址的命中或未命中狀況，并且推測地將...

一種復位前具有高速時鐘旁路的集成電路包括：具有時鐘域輸入的時鐘域；以及聯接到該時鐘域的時鐘管理邏輯。時鐘管理邏輯包括：具有參考時鐘輸入和PLL時鐘輸出的PLL；具有分頻器輸入和分頻器輸出的分頻器，分頻器輸入聯接到PLL時鐘輸出；以及具有...