本申請公開了一種流量控制方法、裝置及一種電子設備和計算機可讀存儲介質，該方法包括：接收上游模塊發送的第一目標數據，并將第一目標數據存入緩存；其中，第一目標數據的流量大于預設流量；當流量計數值小于第一閾值時，在下游模塊的反壓作用下，緩存中...

本發明公開了一種報文傳輸方法，包括：接收源CPU節點發送的路徑獲取請求；該源CPU節點為報文傳輸的初始節點，或者為報文傳輸中斷后重新發起路徑獲取請求的節點；利用CPU節點間的路徑延遲及單源最短路算法，確定最優路徑，源CPU節點利用最優路...

本發明公開了一種并行計算加速器及嵌入式系統，該加速器包括：總線轉換部件，用于接收主控制器通過外連總線接口發送的計算任務；集群控制部件，用于通過總線轉換部件的RoCC總線接口獲取計算任務，并控制RISC

本申請公開了一種多數據對多端口的仲裁方法及相關裝置，包括構建數據與端口的關系矩陣；關系矩陣中位于同一行或者位于同一列的各個元素為同一數據對各個端口的請求情況對應的值；若數據對端口有請求，則對應的值為1；若數據對端口無請求，則對應的值為0...

本申請公開了一種基于源文件的文檔網站的設置方法，包括：掃描源文件并提取源文件中的注釋信息和代碼段；利用預設腳本分析注釋信息和代碼段，并將對應的分析結果存儲于結構樹中；根據結構樹生成中間文件格式的中間文件，并根據中間文件輸出對應的目標文檔...

本發明公開了一種多處理單元協同運算裝置。主控制單元判斷當前運算任務中是否包含復雜度超過預設復雜度閾值的復雜算法任務；若否，則將當前運算任務劃分為供主控制單元處理的主運算任務和供推理運算單元并行處理的多個子運算任務，并分配給相應單元處理；...

本申請公開了一種基于C算法模型的芯片算法模塊驗證方法，通過對已有的C算法模型進行擴展，開發出相關的功能模塊，在保證原有C算法模型功能的前提下，將C算法模型與算法的硬件實現進行適度匹配，使其易于集成到驗證環境中。通過DPI

本發明公開了一種文件存儲方法，該方法包括以下步驟：對接收到的文件存儲請求進行解析，得到待存儲的目標原始文件和存儲方式標識；判斷存儲方式標識是否為壓縮存儲；若是，則獲取預設壓縮算法；利用預設壓縮算法對目標原始文件進行硬件壓縮，得到目標壓縮...

本申請公開了一種基于RISC

本申請公開了一種FPGA產品的加密啟動裝置、方法、設備及可讀存儲介質，該加密啟動裝置包括計算模塊、OTP編程模塊、OTP、校驗模塊、啟動模塊，在FPGA產品生產時，計算模塊獲取目標版本的邏輯數據位流并進行加密計算得到第一摘要值，OTP編...

本申請公開了一種均值濾波方法及裝置，該方法包括：基于SETUP指令從存儲單元中讀取待濾波數據，其中，所述SETUP指令為預設編譯器生成的指令；確定所述待濾波數據的均值，將所述均值寫入第一目標寄存器中，并將第二目標寄存器的值置為第一預設值...

本發明公開了一種拓撲切換方法，考慮到設備轉接芯片的每個接口的接口屬性(例如是否可用以及上下行狀態)均可以被配置，因此本申請中預先在計算單元與多個拓展設備陣列各自對應的設備轉接芯片之間連接好與所有的待配置拓撲對應的線纜，也即具備了實現所有...

本申請公開了一種NoC追蹤數據的生成方法，包括：判斷前一條數據包頭與當前的數據包頭是否為連續數據；若是，則根據NoC追蹤數據增量包格式對所述數據包頭的增量數據進行處理，得到NoC追蹤數據；若否，則根據NoC追蹤數據完整包格式對所述數據包...

本申請公開了一種總線調用方法、裝置、設備及存儲介質。該方法的步驟包括：獲取各通道的初始優先級順序；統計各通道的訪問請求數量；基于訪問請求數量調整初始優先級順序，得到新優先級順序；其中，新優先級順序與請求數量呈正相關性；根據新優先級順序控...

本發明公開了一種數據交互方法、裝置、系統及可讀存儲介質，該方法包括：按照AXI協議，接收處理器發送的目標數據；其中，處理器與AXI總線相連接；按照存儲讀寫協議，將目標數據存入存儲設備中，以便外部設備按照存儲讀寫協議，從存儲設備中讀取目標...

本發明公開了一種芯片，考慮到芯片的所有代碼中，通常需要升級的代碼為其中的主控代碼，而管腳控制代碼通常是無需升級的，因此本申請中將主控代碼以及管腳控制代碼分別存儲在不同的SRAM中，在對芯片進行程序升級的時候，CFM會將待更新主控代碼加載...

本申請公開了一種CRC校驗方法，包括：獲取當前的傳輸數據的數據位寬；判斷數據位寬是否與配置的CRC計算單元的位寬相同；若是，則采用數據位寬對應的CRC計算單元對傳輸數據進行CRC校驗計算，得到校驗值；若否，則根據1Byte位寬的CRC計...

本申請公開了一種服務器中的自動糾錯控制方法、裝置、電子設備及計算機可讀存儲介質，該服務器中的自動糾錯控制方法包括：接收來自硬件的可糾正錯誤的報錯消息；基于BIOS程序判斷連續接收到的報錯消息是否達到預設數量個；其中，相鄰兩個報錯消息的時...

本申請公開了一種雙路CPU間通信鏈路的測試方法、裝置、電子設備及計算機可讀存儲介質，該雙路CPU間通信鏈路的測試方法包括：將所述雙路CPU的pcie接口通過轉接卡與外接設備連接；進行參數配置，以便調用所述雙路CPU中第一CPU的核以及第...

本申請公開了一種面向流傳輸的直接內存訪問方法以及DMA控制器，該方法包括：對獲取到的待傳輸數據幀進行緩存；生成所述待傳輸數據幀對應的描述符，其中，所述描述符包括所述待傳輸數據幀對應的源地址、目的地址以及長度信息；將所述待傳輸數據幀和所述...