本發(fā)明涉及用于控制處理器時鐘頻率的設(shè)備和方法。提供了一種用于控制處理器時鐘頻率的設(shè)備和方法。所述設(shè)備包括：硬件計數(shù)器，其用來在預(yù)定時間段期間計數(shù)對存儲器緩沖器的寫訪問；硬件比較器，其用來把由所述硬件計數(shù)器所計數(shù)的寫訪問的次數(shù)與至少一個預(yù)...