本發明涉及模擬集成電路技術領域，特別是一種具有自歸零前置放大器的高速比較器電路。針對傳統比較器因前置放大器失調電壓導致精度下降，以及鎖存階段響應速度受限的問題，提出一種集成自歸零技術與動態鎖存器的優化結構。所述電路包括：自歸零前置放大器...

本發明涉及陣列信號處理領域，具體涉及一種高線性度的流水線ADC前端采樣電路。傳統結構中，MDAC和Sub?ADC的采樣電流同時流過輸入信號源的輸出阻抗，導致信號依賴的電壓降，從而引入非線性誤差。本發明的技術方案是在Sub?ADC支路中構...