時鐘生成電路包括具有第一注入鎖定振蕩器電路、第二注入鎖定振蕩器電路和XOR電路的正交鎖定環電路。該第一注入鎖定振蕩器電路接收第一輸入信號和第二輸入信號并輸出第一時鐘信號。該第一輸入信號和該第二輸入信號對應于參考時鐘信號。該第二注入鎖定振...

本文中的實施方案描述將加密活動卸載到網絡接口控制器/卡(NIC)(例如，SmartNIC)，該NIC騰出服務器計算資源來集中于執行客戶應用程序。在一個實施方案中，該智能NIC包括在集成電路(IC)上實現的片上系統(SoC)，該SoC包括...

一種具有測試模式(例如JTAG配置模式)、擴展均衡范圍和/或多個電源域的傳輸驅動器架構。一種示例性傳輸驅動器電路整體包括：一個或多個驅動器單位單元，該一個或多個驅動器單位單元具有被配置成接收輸入數據信號的差分輸入節點對，并且具有被配置成...

提供了可編程設備和處理系統在集成電路封裝中的集成。一種示例集成電路(IC)封裝包括：布置在基板(118)上的處理系統(104)和可編程IC(106)，處理系統通過基板的互連(112)耦合到可編程IC；處理系統包括耦合到環形互連(210)...

本文的示例描述了具有域輔助處理器(DAP)和域特定加速器(DSA)的外圍I/O設備，該域輔助處理器和域特定加速器與主機計算系統中的CPUs和存儲器位于相同的一致性域中。外圍I/O設備以前無法使用主機計算系統的硬件資源參與高速緩存一致共享...

同步多插槽數據處理系統的系統資源可包括從主片上系統(SOC)向全局同步電路提供觸發事件。該主SOC是多個SOC中的一者，并且該觸發事件通過第一邊帶信道來提供。響應于該觸發事件，該全局同步電路能夠通過第二邊帶信道向該多個SOC廣播同步事件...

本文中的實施方案描述了集成電路(IC)中的處理器系統中的存儲器，該存儲器可被分配給高速緩存一致性域或I/O域，而不是由IC的設計者靜態地分配。即，用戶或客戶可將存儲器分配給最適合其所需的域。此外，如果用戶稍后改變想法，則可將存儲器重新分...

本文中的實施方案描述了適配PIM模型以補償改變的PIM干擾。PIM模型可以包括生成PIM補償值的電路系統，該PIM補償值補償(即，減輕或減去)由在相同路徑中發送兩個或更多個發射器(TX)載波引起的PIM干擾。所公開的自適應方案生成用于P...

本文描述的方法、系統和裝置使用基于CMOS的部件在發射器處產生多電平PAM信號(PAM?N信號)。通過在發射器處形成PAM?N信號，接收器不必重新組合和/或重新對準多個信號，并且僅采用單個傳輸線信道(或者在差分實施方式中采用兩個傳輸線信...

本公開的示例一般地涉及包括存儲器子系統的集成電路，諸如片上系統(SoC)。在一些示例中，集成電路(100)包括：在芯片上的第一功率域(202)中的第一主電路(102)；在芯片上的第二功率域(204)中的第二主電路(104)；以及在芯片上...

本文中的實施方案描述按需分組化，其中太大而不能直接轉換為用于芯片到芯片(C2C)接口(140)的數據字(DW)(130)的數據(115)改為被分組化。當識別大于C2C接口(140)的DW(130)的協議字(115)時，協議層(120a)...

與數據處理陣列一起使用多個疊層包括在數據處理陣列中加載應用程序。該數據處理陣列包括多個計算片，每個計算片具有處理器。該應用程序指定可由這些處理器執行的內核并且實現將數據傳送到該多個計算片的流信道。在該應用程序的運行時期間，在該數據處理陣...

用于通信系統的接收器電路(122)包括信號處理電路(213)、電壓數模轉換器(DAC)電路(229)和限幅器電路(218,220)。信號處理電路接收數據信號(130)并且產生經處理的數據信號。電壓DAC電路產生第一閾值參考電壓(235)...

發射器電路包括反轉電路、第一變換電路和選擇電路。該反轉電路通過反轉第一數據字的多個位中的一個或多個位來生成第一經變換數據字。該第一變換電路通過對該第一數據字和第二數據字執行第一可逆運算來生成第二經變換數據字。該選擇電路基于該第一數據字與...

在一個示例中，用于通信系統的接收器電路包括：信號處理電路，該信號處理電路被配置為接收數據信號并且生成經處理的數據信號；和誤差限幅器電路。該誤差限幅器電路耦接到該信號處理電路的輸出并且被配置為接收該經處理的數據信號。該誤差限幅器電路包括第...

一種封裝器件，包括：第一收發器(110)，該第一收發器包括第一集成電路(IC)管芯和發射器電路(112)；以及第二收發器(120)，該第二收發器包括第二IC管芯和接收器電路(124)。該接收器電路經由通道(140)耦接到該發射器電路。該...

一種網絡接口設備具有數據源、數據宿以及被配置為從該數據源接收數據并且向該數據宿輸出數據的互連器。該互連器具有存儲器，該存儲器具有存儲器單元。每個存儲器單元的寬度與總線段寬度匹配。該存儲器被配置為接收寬度對應于該總線段寬度的第一寫入輸出。...

本文的實施方案描述了

一種集成電路可包括數據處理引擎

本文的實施方案描述了一種集成電路，該集成電路包括具有至少以下兩個交換層級的NoC：稀疏網絡和非阻塞網絡。在一個實施方案中，非阻塞網絡是在NoC中的稀疏網絡與需要額外帶寬(諸如HBM2/3或DDR5)的存儲器系統之間提供接口的本地化互連。...