與硬件加速相關(guān)的集成電路和方法包括獨(dú)立的，可編程的，和并行的處理單元(PU)，該處理單元(PU)定制地適應(yīng)于處理數(shù)據(jù)流以及聚合結(jié)果以響應(yīng)查詢。在示出的例子中，來自數(shù)據(jù)庫的數(shù)據(jù)流可以被分成數(shù)據(jù)塊并且被分配給相應(yīng)的PU。每一個(gè)數(shù)據(jù)塊可以由其...

本申請(qǐng)?zhí)峁┮环N芯片封裝組件，所述組件利用多個(gè)電浮動(dòng)式裸片外傳熱柱以用于改進(jìn)熱管理。在一個(gè)示例中，提供一種芯片封裝組件，其包括襯底、第一集成電路(IC)裸片以及第一多個(gè)電浮動(dòng)式裸片外傳導(dǎo)柱。所述襯底具有第一表面和相對(duì)的第二表面。所述第一集...

一種集成電路(150)(IC)可以包括命令隊(duì)列(162)和命令請(qǐng)求寄存器(164)，該命令隊(duì)列(162)具有與來自主機(jī)處理器(105)的命令相對(duì)應(yīng)的多個(gè)時(shí)隙，該命令由IC(150)的多個(gè)計(jì)算單元(180)執(zhí)行，該命令請(qǐng)求寄存器(164)...

本申請(qǐng)描述了一種在集成電路器件中用于路由數(shù)據(jù)(Data)的電路(300)。電路(300)包括：輸入/輸出端口(307)；接口電路(301)，接口電路(301)耦接至輸入/輸出端口并被配置為接收數(shù)據(jù)(Data)，所述接口電路包括選擇電路(...

一種集成電路(IC)可以包括第一內(nèi)核電路[234?1]，該第一內(nèi)核電路在可編程電路系統(tǒng)內(nèi)實(shí)現(xiàn)；第二內(nèi)核電路[234?2，234?3，440?1，440?3]，該第二內(nèi)核電路在可編程電路系統(tǒng)內(nèi)實(shí)現(xiàn)；以及流業(yè)務(wù)管理器電路[212]，該流業(yè)務(wù)...

本公開的實(shí)施例涉及堆棧式硅封裝組件的扇出集成。提供了一種芯片封裝組件及其制造方法，其利用模制化合物中的多個(gè)柱來提高抗分層性。在一個(gè)示例中，提供了一種芯片封裝組件，該芯片封裝組件包括第一集成電路(IC)管芯、襯底、再分布層、模制化合物、以...

本公開的示例提供了用于堆疊管芯結(jié)構(gòu)的功率門控。在一些示例中，堆疊管芯結(jié)構(gòu)包括第一管芯(10/110)和鍵合到第一管芯(10/110)的第二管芯(30/130)。在一些示例中，功率門控功率路徑是從管芯(10，30)之間的鍵合界面穿過第二管...

一種神經(jīng)網(wǎng)絡(luò)的示例實(shí)現(xiàn)方法包括：從搜索空間選擇第一神經(jīng)網(wǎng)絡(luò)架構(gòu)；以及訓(xùn)練具有第一神經(jīng)網(wǎng)絡(luò)架構(gòu)的神經(jīng)網(wǎng)絡(luò)以獲得準(zhǔn)確度和實(shí)現(xiàn)成本。該實(shí)現(xiàn)成本基于推斷平臺(tái)的可編程設(shè)備。該方法還包括：基于準(zhǔn)確度和實(shí)現(xiàn)成本來從搜索空間中選擇第二神經(jīng)網(wǎng)絡(luò)架構(gòu)；以及...

方法和裝置涉及具有由用于粗略輸出電阻阻抗匹配的多個(gè)選擇性啟用的切片形成的電壓模式傳輸驅(qū)動(dòng)器架構(gòu)(325)的雙向差分接口(300)。在示例中，傳輸驅(qū)動(dòng)器(325)可以包括可編程電阻(340)，可編程電阻(340)用于微調(diào)以與用于傳輸操作的...

一種波峰因數(shù)降低(CFR)系統(tǒng)，包括耦接到CFR系統(tǒng)輸入端的數(shù)字傾斜濾波器。在一些實(shí)施例中，數(shù)字傾斜濾波器被配置為接收系統(tǒng)輸入信號(hào)并在數(shù)字傾斜濾波器輸出端生成數(shù)字傾斜濾波器輸出信號(hào)。在一些示例中，CFR系統(tǒng)還包括耦接到數(shù)字傾斜濾波器輸出...

一種電路布置，包括加密電路和解密電路。密碼殼電路具有發(fā)送通道以及與發(fā)送通道并行的接收通道。發(fā)送通道包括耦接到加密電路的加密接口電路。加密接口電路基于明文輸入包中的數(shù)據(jù)確定第一密碼參數(shù)，并將第一密碼參數(shù)和明文輸入包輸入到加密電路。接收通道...

用于將浮點(diǎn)操作數(shù)相乘的電路和方法。指數(shù)加法器電路將第一指數(shù)和第二指數(shù)相加并產(chǎn)生輸出指數(shù)。尾數(shù)乘法器電路將第一尾數(shù)和第二尾數(shù)相乘并產(chǎn)生輸出尾數(shù)。第一轉(zhuǎn)換電路將輸出指數(shù)和輸出尾數(shù)轉(zhuǎn)換為定點(diǎn)數(shù)。累加器電路將累加寄存器的內(nèi)容和定點(diǎn)數(shù)相加為累加值...

本文中所描述的各示例提供了一種具有片上網(wǎng)絡(luò)(NoC)的電子電路，諸如片上系統(tǒng)(SoC)(106)。NoC(106)是可配置的，并且具有被部分地重新配置的能力。在一個(gè)示例中，集成電路(102)上的NoC(106)被配置。集成電路(102)...

描述了與用于集成電路(IC)(100)的數(shù)據(jù)處理引擎(110)有關(guān)的技術(shù)。在一個(gè)示例中，提供了一種用于矢量化峰檢測(cè)的方法(800)。方法(800)包括將與峰檢測(cè)窗口(PDW)(700)相對(duì)應(yīng)的數(shù)據(jù)信號(hào)的數(shù)據(jù)樣本集劃分(802)成數(shù)據(jù)樣本...

系統(tǒng)可以包括耦接到通信總線的主機(jī)處理器(105)；通過通信總線通信地鏈接到主機(jī)處理器(105)的第一硬件加速器(135?1)；以及通過通信總線通信地鏈接到主處理器(105)的第二硬件加速器(135?2)。第一硬件加速器(135?1)和第...

本申請(qǐng)公開了一種用于在現(xiàn)有物理傳輸網(wǎng)絡(luò)上透明地疊加邏輯傳輸網(wǎng)絡(luò)的方法和系統(tǒng)。該系統(tǒng)指定位于符合第一網(wǎng)絡(luò)協(xié)議的網(wǎng)絡(luò)的第一事務(wù)層中的虛擬通道。該系統(tǒng)在第二網(wǎng)絡(luò)協(xié)議的第二邏輯事務(wù)層中組裝事務(wù)層分組，其也可以被第一事務(wù)層識(shí)別。系統(tǒng)將事務(wù)層分組從...

描述了與用于中介層(200)上的多個(gè)主機(jī)設(shè)備(202、204)之間的通信的高帶寬接口(HBI)(206)有關(guān)的技術(shù)。在一個(gè)示例中，HBI(206)重新利用高帶寬存儲(chǔ)器(HBM)接口的一部分，諸如物理層(402)。提供了一種計(jì)算系統(tǒng)。該計(jì)...

用于組合的精確和不精確的偵聽過濾的電路和方法。存儲(chǔ)器(102)和多個(gè)處理器(104、106、108、110)耦接到互連電路(152)。多個(gè)緩存電路(例如138、122、124)分別耦接到多個(gè)處理器電路。第一偵聽過濾器(146)耦接到互連...

一種示例性可編程集成電路(IC)，其包括處理器、多個(gè)端點(diǎn)電路、具有NoC主控單元(NMU)(202)、NoC從屬單元(NSU)(204)、NoC可編程交換機(jī)(NPS)(206)、多個(gè)寄存器(212)以及NoC編程接口(NPI)(210)...

用于集成電路的分層局部重構(gòu)包括：使用計(jì)算機(jī)硬件將電路設(shè)計(jì)的第一局部重構(gòu)模塊轉(zhuǎn)換為(415)第一局部重構(gòu)容器，其中電路設(shè)計(jì)被布局和布線；使用計(jì)算機(jī)硬件將第一網(wǎng)表加載(420)到第一局部重構(gòu)容器中，其中第一網(wǎng)表包括第一多個(gè)局部重構(gòu)模塊，該第...