本發(fā)明描述一種用于節(jié)約功率的復(fù)合重命名寄存器文件。映射單元將指令寄存器號(hào)（ＩＲＮ）變換為邏輯寄存器號(hào)（ＬＲＮ）。所述重命名寄存器文件將ＬＲＮ映射到物理寄存器號(hào)（ＰＲＮ），從而存在數(shù)目大于通過(guò)直接使用所述ＩＲＮ可尋址數(shù)目的物理寄存器。所述...

基于非執(zhí)行條件指令將不在當(dāng)前通過(guò)管線(xiàn)處理器時(shí)執(zhí)行的早期辨識(shí)，減輕原本會(huì)在等待遲來(lái)的操作數(shù)數(shù)據(jù)時(shí)施加的非執(zhí)行條件指令的延時(shí)。在執(zhí)行之前的合適點(diǎn)處，做出關(guān)于所述條件的確定。如果所述條件使得所述指令將不在此次通過(guò)管線(xiàn)時(shí)執(zhí)行，則可終止關(guān)于所述條...

一種管線(xiàn)處理器包括指令高速緩沖存儲(chǔ)器（ｉＣａｃｈｅ）、分支目標(biāo)地址高速緩沖存儲(chǔ)器（ＢＴＡＣ）和處理級(jí)，所述處理級(jí)包含用于從所述ｉＣａｃｈｅ和所述ＢＴＡＣ進(jìn)行提取的級(jí)。為了補(bǔ)償從所述ＢＴＡＣ提取分支目標(biāo)地址所需的循環(huán)的數(shù)目，所述從所述ＢＴ...

本發(fā)明提供用于對(duì)一裝置上的共享資源進(jìn)行動(dòng)態(tài)仲裁的系統(tǒng)。提供一種用于對(duì)分配一裝置上的一裝置資源進(jìn)行仲裁的方法。所述方法包含：從一請(qǐng)求應(yīng)用接收一請(qǐng)求分配所述裝置資源的請(qǐng)求；和確定所述裝置資源由一所有應(yīng)用所有。所述方法還包含使所有者信息與請(qǐng)求...

本發(fā)明揭示一種處理系統(tǒng)中的總線(xiàn)仲裁方案。所述處理系統(tǒng)包含總線(xiàn)、耦合到所述總線(xiàn)的多個(gè)處理器以及總線(xiàn)仲裁器。所述總線(xiàn)仲裁器可向第一層中的所述處理器中的每一者指派第一層權(quán)重，且向第二層中的所述處理器中的每一者指派第二層權(quán)重。所述總線(xiàn)仲裁器可基...

本發(fā)明描述一種能夠獲取并執(zhí)行可變長(zhǎng)度指令的處理器，其具有擁有至少兩個(gè)長(zhǎng)度的指令。所述處理器在多個(gè)模式下操作。所述模式中的一者將可獲取和執(zhí)行的指令限制為較長(zhǎng)長(zhǎng)度的指令。指令高速緩沖存儲(chǔ)器用于將可變長(zhǎng)度指令及其相關(guān)聯(lián)的預(yù)解碼位字段存儲(chǔ)在指令...

本發(fā)明揭示一種處理系統(tǒng)，其具有由總線(xiàn)連接的發(fā)送組件和接收組件。所述總線(xiàn)可配置有發(fā)射和接收通道。所述發(fā)射通道可具有多個(gè)子通道。所述發(fā)送組件可經(jīng)配置以在所述子通道的每一者上廣播包含所述子通道每一者上的讀取和寫(xiě)入地址位置、讀取和寫(xiě)入控制信號(hào)和...

在有休眠能力的系統(tǒng)中確定同步號(hào)的求模計(jì)數(shù)的裝置和方法。此同步號(hào)被存儲(chǔ)在比較寄存器中，并且將此同步號(hào)減去一比較號(hào)，此比較號(hào)等于此模數(shù)在預(yù)定范圍內(nèi)與二的冪之積的最大值。如果此差值為零，則此差值被存儲(chǔ)在比較寄存器中以取代先前存儲(chǔ)在寄存器中的號(hào)...

一種將兩個(gè)運(yùn)算數(shù)相乘的方法，其包含：　　　　將兩個(gè)運(yùn)算數(shù)輸入到陣列乘法器中，其中所述陣列乘法器包含含有Ｎ×Ｍ個(gè)陣列元件的陣列和最終進(jìn)位傳播加法器，使得至少一個(gè)運(yùn)算數(shù)朝向所述陣列的最高有效行或列位移，以減少用于計(jì)算所述運(yùn)算數(shù)的乘積的陣列元...

本發(fā)明揭示用于處理通信（例如，ＣＤＭＡ）系統(tǒng)中的傳輸?shù)募夹g(shù)。多線(xiàn)程處理器處理經(jīng)由與所述多線(xiàn)程處理器相關(guān)聯(lián)的多個(gè)處理器管線(xiàn)進(jìn)行操作的多個(gè)線(xiàn)程，并為所述多線(xiàn)程處理器從第一線(xiàn)程切換到第二線(xiàn)程預(yù)先確定觸發(fā)事件。可變且動(dòng)態(tài)地確定所述觸發(fā)事件以?xún)?yōu)化...

本發(fā)明提供一種用于優(yōu)化轉(zhuǎn)換后備緩沖器條目的系統(tǒng)。所述系統(tǒng)包括：轉(zhuǎn)換后備緩沖器，其經(jīng)配置以存儲(chǔ)若干個(gè)條目，每一條目具有大小屬性，每一條目參考對(duì)應(yīng)頁(yè)面；及控制邏輯，其經(jīng)配置以在新頁(yè)面與現(xiàn)有條目所參考的現(xiàn)有頁(yè)面相鄰接的情況下在轉(zhuǎn)換后備緩沖器中...

分支目標(biāo)地址高速緩沖存儲(chǔ)器（ＢＴＡＣ）將至少兩個(gè)分支目標(biāo)地址存儲(chǔ)在每一高速緩沖存儲(chǔ)器線(xiàn)中。所述ＢＴＡＣ由截短的分支指令地址來(lái)加索引。從分支預(yù)測(cè)偏移表獲得的偏移來(lái)確定采用所述分支目標(biāo)地址中的哪一個(gè)作為經(jīng)預(yù)測(cè)的分支目標(biāo)地址。可以數(shù)種方式對(duì)所...

本文揭示用于在通信（例如，ＣＤＭＡ）系統(tǒng)中處理傳輸?shù)募夹g(shù)。所述方法及系統(tǒng)對(duì)混合長(zhǎng)度（例如，１６位及３２位）的指令及包括混合長(zhǎng)度指令的指令分組進(jìn)行編碼及處理。這包括對(duì)第一長(zhǎng)度的多個(gè)指令及第二長(zhǎng)度的多個(gè)指令進(jìn)行編碼。所述方法及系統(tǒng)對(duì)具有至少...

本發(fā)明涉及一種弱有序處理系統(tǒng)及用于在弱有序處理系統(tǒng)中強(qiáng)制執(zhí)行強(qiáng)有序存儲(chǔ)器存取請(qǐng)求的方法。所述處理系統(tǒng)包括多個(gè)存儲(chǔ)器裝置及多個(gè)處理器。所述處理器的每一者均經(jīng)配置以向存儲(chǔ)器裝置中的一者或多者產(chǎn)生存儲(chǔ)器存取請(qǐng)求，其中存儲(chǔ)器存取請(qǐng)求的每一者均具...

本發(fā)明揭示用于媒體數(shù)據(jù)存儲(chǔ)管理的技術(shù)及機(jī)構(gòu)。簡(jiǎn)短地說(shuō)，媒體控制組件監(jiān)控本地裝置上媒體文件的使用模式。將使用模式降到給定閾值以下的任何媒體文件識(shí)別為微調(diào)候選者。所述媒體控制組件通過(guò)從所述媒體文件中去除數(shù)據(jù)（內(nèi)容）來(lái)對(duì)那些微調(diào)候選者進(jìn)行微調(diào)...

所描述的是自動(dòng)更新數(shù)據(jù)語(yǔ)言中的變量的各種方法和裝置。通過(guò)以下步驟來(lái)更新動(dòng)態(tài)變量：解析用數(shù)據(jù)語(yǔ)言編寫(xiě)的包含該動(dòng)態(tài)變量的指令，在存儲(chǔ)器中建立該動(dòng)態(tài)變量，為該動(dòng)態(tài)變量賦值，以及在不解析此用數(shù)據(jù)語(yǔ)言描述并包含該動(dòng)態(tài)變量的指令的情況下更新該動(dòng)態(tài)變...

本發(fā)明揭示一種用于對(duì)一裝置（３００）上的一共享資源進(jìn)行動(dòng)態(tài)仲裁的系統(tǒng)。做為在所述裝置（３００）上執(zhí)行的應(yīng)用程序（３２２、３２４、３２６），其向聲音管理器（３１８）和照相機(jī)管理器（３２０）提交請(qǐng)求以訪(fǎng)問(wèn)相關(guān)的裝置資源。所述請(qǐng)求經(jīng)處理以將每...

一種方法，其包括：　　　　從指令隊(duì)列發(fā)出含有反向分支路徑的反向程序重定向構(gòu)造；　　　　確定所述反向分支路徑是否被采用；　　　　響應(yīng)于所述反向分支路徑被采用而確定由所述反向分支路徑指示的目標(biāo)指令是否已存儲(chǔ)在所述指令隊(duì)列中；　　　　響應(yīng)于所...

執(zhí)行條件指令以使其無(wú)條件地向目標(biāo)提供輸出，所述條件指令經(jīng)架構(gòu)以接收一個(gè)或多個(gè)操作數(shù)作為輸入、在滿(mǎn)足條件的情況下向目標(biāo)輸出對(duì)所述操作數(shù)實(shí)施的運(yùn)算的結(jié)果且在不滿(mǎn)足所述條件的情況下不提供輸出。所述條件指令獲得所述目標(biāo)的先前值（也就是說(shuō)，由曾更...

本發(fā)明涉及一種弱有序處理系統(tǒng)及用于在弱有序處理系統(tǒng)中強(qiáng)制執(zhí)行強(qiáng)有序存儲(chǔ)器存取請(qǐng)求的方法。所述處理系統(tǒng)包括多個(gè)存儲(chǔ)器裝置及多個(gè)處理器。總線(xiàn)互連經(jīng)配置以使所述處理器介接到所述存儲(chǔ)器裝置。所述總線(xiàn)互連進(jìn)一步經(jīng)配置以通過(guò)如下方式對(duì)從始發(fā)處理器到...