為在不中間調(diào)度線程的情況下在多線程系統(tǒng)中設(shè)置一個(gè)或多個(gè)事件，首先使調(diào)度器變得實(shí)質(zhì)上無效。然后，例如通過重復(fù)地調(diào)用功能以針對(duì)每一將要設(shè)置的事件一次設(shè)置單個(gè)事件來設(shè)置所述事件。然后，將所述調(diào)度器恢復(fù)到其正常有效性。可通過人為地將正在處理的當(dāng)...

設(shè)備和方法可包含多媒體測(cè)試引擎，其可操作以基于包括可下載到無線裝置的測(cè)試腳本的測(cè)試配置的執(zhí)行而運(yùn)用并測(cè)試所述無線裝置的多媒體應(yīng)用程序編程接口（ＡＰＩ）。所述測(cè)試引擎駐留在所述無線裝置的存儲(chǔ)器中，且可操作以基于所述測(cè)試配置而收集多媒體測(cè)試...

本發(fā)明揭示一種處理器裝置，所述處理器裝置包含存儲(chǔ)器及響應(yīng)于所述存儲(chǔ)器的定序器。所述定序器支持極長指令字（ＶＬＩＷ）型指令且至少一個(gè)ＶＬＩＷ指令包在執(zhí)行期間使用若干個(gè)操作數(shù)。所述處理器裝置進(jìn)一步包含多個(gè)響應(yīng)于所述定序器的指令執(zhí)行單元及多個(gè)...

一種芯片上系統(tǒng)（ＳｏＣ）集成電路（ＩＣ）減少了總線爭(zhēng)用并改進(jìn)了總線利用率。所述ＳｏＣＩＣ包含開關(guān)矩陣型總線控制器。與所述總線控制器互連的主設(shè)備發(fā)布對(duì)數(shù)據(jù)的請(qǐng)求并響應(yīng)于所述請(qǐng)求而接收請(qǐng)求的數(shù)據(jù)。與所述總線控制器互連的從設(shè)備接收所述對(duì)數(shù)據(jù)的...

對(duì)共享共同資源的多個(gè)應(yīng)用進(jìn)行仲裁，使得可避免由于不可用的資源而引起的故障。每當(dāng)應(yīng)用（例如，數(shù)據(jù)應(yīng)用）想要執(zhí)行要求使用共享資源（例如，ＲＦ接收器）的操作（例如，ＰＰＰ再同步）時(shí)，確定所述資源是否可用。在所述資源不可用時(shí)，可延遲所述操作。如...

一種處理器包含經(jīng)配置以將數(shù)據(jù)存儲(chǔ)在多個(gè)頁中的存儲(chǔ)器、ＴＬＢ以及ＴＬＢ控制器。所述ＴＬＢ經(jīng)配置以在由具有虛擬地址的指令存取時(shí)搜索允許將所述虛擬地址轉(zhuǎn)譯為所述多個(gè)頁中一頁的物理地址的地址轉(zhuǎn)譯信息，并在所述ＴＬＢ內(nèi)找到所述地址轉(zhuǎn)譯信息時(shí)提供所...

將來自以第一數(shù)據(jù)速率操作的源域（３１１）的數(shù)據(jù)傳送到以不同數(shù)據(jù)速率操作的另一域（３１３）中的ＦＩＦＯ（３１９）。所述ＦＩＦＯ（３１９）在將數(shù)據(jù)傳送到數(shù)據(jù)宿之前緩沖數(shù)據(jù)以便進(jìn)一步處理或存儲(chǔ)。源側(cè)計(jì)數(shù)器（３２５）跟蹤所述ＦＩＦＯ中的可用空間...

描述了為多種資源類型提供變體以及通過使用公用變量和有組織的文件結(jié)構(gòu)來高效率地管理這些資源的各種方法和裝置。一文件結(jié)構(gòu)由例如＊ｌａｎｇ變量等的公用變量來組織，并且包括資源引用，由此一旦定義了該公用變量，就可以使用相同的指令，通過利用修改該...

一種處理器的獲取部分包括指令高速緩沖存儲(chǔ)器和用于獲得指令的若干級(jí)的管線。指令可越過高速緩沖存儲(chǔ)器線邊界。所述管線級(jí)處理兩個(gè)地址以恢復(fù)完整的邊界越過指令。在此類處理期間，如果所述指令的第二段不在所述高速緩沖存儲(chǔ)器中，那么使相對(duì)于第一線的獲...

一種用于高速緩存用于具有多個(gè)操作狀態(tài)的處理器的指令的方法和設(shè)備。所述處理器的所述操作狀態(tài)中的至少兩者支持不同的指令組。當(dāng)所述處理器在所述狀態(tài)中的一者下操作時(shí)，可從存儲(chǔ)器檢索指令塊。可根據(jù)所述狀態(tài)中的所述一者對(duì)所述指令進(jìn)行預(yù)解碼，并將其加...

一種完成二進(jìn)制補(bǔ)碼運(yùn)算的方法，其包含接收多個(gè)字節(jié)值，以及將所述多個(gè)字節(jié)值劃分為第一部分和第二部分。此外，所述方法包含將所述第一部分輸入到第一４∶２壓縮器的第一段，對(duì)所述第一部分執(zhí)行第一４∶２壓縮運(yùn)算以產(chǎn)生具有第一行和從所述第一行偏移一個(gè)...

一種包括分支預(yù)測(cè)電路的微處理器，所述分支預(yù)測(cè)電路經(jīng)配置以基于預(yù)測(cè)被獲取到指令管線內(nèi)的分支指令是被采取還是不被采取來為所述微處理器的所述指令管線引導(dǎo)指令獲取，所述分支預(yù)測(cè)電路包括：　　　　分支目標(biāo)高速緩沖存儲(chǔ)器，其經(jīng)配置以存儲(chǔ)針對(duì)已知分支...

在多處理器系統(tǒng)中，控制對(duì)給定處理器的以內(nèi)存庫工作的高速緩沖存儲(chǔ)器的存取，使得共享數(shù)據(jù)存取指向指定用于保存共享數(shù)據(jù)的一個(gè)或一個(gè)以上內(nèi)存庫，且／或非共享數(shù)據(jù)存取指向指定用于保存非共享數(shù)據(jù)的一個(gè)或一個(gè)以上內(nèi)存庫。可將非共享數(shù)據(jù)內(nèi)存庫指定為專門...

在一個(gè)或多個(gè)實(shí)施例中，處理器包含一個(gè)或多個(gè)電路以響應(yīng)于檢測(cè)到分支誤預(yù)測(cè)而從指令管線中選擇性地沖刷指令，以便沖刷標(biāo)記為依賴于與分支誤預(yù)測(cè)相關(guān)聯(lián)的分支指令的指令。因此，所述一個(gè)或多個(gè)電路可經(jīng)配置以標(biāo)記提取到所述處理器的指令管線中的指令以指示...

在高度并行可編程數(shù)據(jù)處理器中，對(duì)一個(gè)或多個(gè)處理元件的自動(dòng)選擇功率及能量控制使并行程度匹配于所監(jiān)視的條件。舉例來說，所述并行處理器的邏輯檢測(cè)何時(shí)程序操作（例如，用于特定任務(wù)或由于所檢測(cè)的溫度）需要少于全寬度的數(shù)據(jù)路徑。作為響應(yīng)，所述控制邏...

本發(fā)明揭示一種用于檢測(cè)預(yù)裝載的未激活核心應(yīng)用程序并發(fā)送請(qǐng)求與所述預(yù)裝載的未激活核心應(yīng)用程序相關(guān)聯(lián)的激活狀態(tài)的激活查詢請(qǐng)求的系統(tǒng)。所述系統(tǒng)還包括通過網(wǎng)絡(luò)發(fā)送所述激活查詢請(qǐng)求。所述系統(tǒng)還包括接收與所述預(yù)裝載的未激活核心應(yīng)用程序相關(guān)聯(lián)的所述激...

在一個(gè)實(shí)施例中，提供設(shè)備，其包含嵌入式裝置模擬引擎、應(yīng)用程序運(yùn)行控制器以及狀態(tài)提供程序。提供所述嵌入式裝置模擬引擎以在除目標(biāo)嵌入式裝置以外的計(jì)算機(jī)平臺(tái)上模擬為所述目標(biāo)嵌入式裝置編輯的３Ｄ應(yīng)用程序。提供所述應(yīng)用程序運(yùn)行控制器以控制所述３Ｄ...

一種共享轉(zhuǎn)換后備緩沖器方法，其包括：在遇到異常／中斷時(shí)將存儲(chǔ)在第一選定寄存器組中的數(shù)據(jù)保存到存儲(chǔ)器中的線程專有區(qū)域的預(yù)定區(qū)段；重新啟用異常且視情況重新啟用中斷；在安全地準(zhǔn)許另一異常的同時(shí)解決所述異常／中斷的原因；及將所述保存的數(shù)據(jù)恢復(fù)到...

在與針對(duì)ＤＲＡＭ陣列中的數(shù)據(jù)的ＳＤＲＡＭ讀取和寫入循環(huán)無縫交替的同步讀取循環(huán)中，從ＳＤＲＡＭ讀取未存儲(chǔ)于所述ＳＤＲＡＭ模塊的所述ＤＲＡＭ陣列中的數(shù)據(jù)，例如溫度傳感器的輸出。針對(duì)所有讀取循環(huán)維持控制信息，所述控制信息在數(shù)據(jù)未存儲(chǔ)于ＤＲＡＭ...

本發(fā)明揭示一種多線程處理器裝置，且所述多線程處理器裝置包含經(jīng)配置以執(zhí)行多個(gè)可執(zhí)行程序線程的處理器以及模式控制寄存器。所述模式控制寄存器包含用以控制所述多個(gè)可執(zhí)行程序線程中的第一者的第一執(zhí)行模式的第一數(shù)據(jù)字段，以及用以控制所述多個(gè)可執(zhí)行程...