本發(fā)明公開了一種閃存顆粒篩選分級方法，包括S1將多個閃存顆粒集成在同一印刷電路板上，設(shè)置包括壞塊閾值、IO速率閾值和新增壞塊標(biāo)記的測試參數(shù)；S2執(zhí)行數(shù)據(jù)寫入操作，采用并行寫入方式向每個閃存顆粒的多個實體塊中寫入數(shù)據(jù)；S3執(zhí)行數(shù)據(jù)讀取操作...

本申請公開一種帶電固態(tài)硬盤的測試方法、裝置、設(shè)備及存儲介質(zhì)，所述測試方法包括：將處于帶電狀態(tài)的固態(tài)硬盤置于高低溫濕熱試驗箱；基于第一溫度和第一濕度調(diào)節(jié)試驗箱達(dá)到測試環(huán)境，并配置試驗箱達(dá)到溫度平衡和濕度平衡；將固態(tài)硬盤放置第一預(yù)設(shè)時長，并...

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，公開了一種基于邏輯分析儀抓取LPDDR5數(shù)字信號方法，該方法包括：在測試板上將LPDDR5的A/B通道的CA信號、CS信號與待測儀器進(jìn)行植球焊接，并根據(jù)實際連接情況選擇對應(yīng)plot，其中，待測儀器共有8個pl...

本申請公開了一種DRAM顆粒的穩(wěn)定性測試方法、裝置、設(shè)備及存儲介質(zhì)。該方法包括：將測試系統(tǒng)重啟預(yù)設(shè)次數(shù)，在每次測試系統(tǒng)啟動過程的通用引導(dǎo)加載程序階段執(zhí)行預(yù)設(shè)測試策略，預(yù)設(shè)測試策略包括：啟用CPU緩存，并配置CPU以去突發(fā)傳輸模式訪問DR...

本申請公開了一種DDR內(nèi)存封裝基板的高速信號布線方法、裝置、設(shè)備及介質(zhì)。所述方法包括：將控制地址組的所有信號從頂層對應(yīng)的接觸焊盤扇出，經(jīng)設(shè)于距扇出位置最近的過孔布線連接至控制地址組在底層對應(yīng)的焊球；將第一數(shù)據(jù)信號組的所有信號從頂層對應(yīng)的...

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，公開了一種內(nèi)存顆粒的刷新周期自適應(yīng)方法，該方法包括：當(dāng)發(fā)現(xiàn)內(nèi)存顆粒出現(xiàn)損壞時，調(diào)試內(nèi)存顆粒的刷新周期時間；以預(yù)設(shè)第一時間作為初始刷新周期時間，使內(nèi)存顆粒以初始刷新周期時間進(jìn)行數(shù)據(jù)讀取；若讀取到的數(shù)據(jù)為正確數(shù)據(jù)...

本申請公開了一種DDR參考電壓參數(shù)調(diào)整方法、系統(tǒng)、設(shè)備及存儲介質(zhì)，該方法包括獲取DDR內(nèi)存讀方向的數(shù)字化眼圖以及對應(yīng)的眼高幅度分布；從數(shù)字化眼圖的采樣點中排除因寄存器范圍限制而無效的采樣點，得到有效采樣點集合；根據(jù)有效采樣點集合的眼高幅...

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，公開了一種提高邏輯分析儀對存儲芯片的測試效率系統(tǒng)及其測試效率方法，該系統(tǒng)包括：SOC芯片一面與測試電路板連接、另一面與轉(zhuǎn)接板的下表面連接；其中，轉(zhuǎn)接板的下表面的第一連接區(qū)域用于連接SOC芯片，轉(zhuǎn)接板的上表面的...

本發(fā)明提供了一種內(nèi)存顆粒容量識別方法、裝置、電子設(shè)備及存儲介質(zhì)。本發(fā)明提供的內(nèi)存顆粒容量識別方法，包括：獲取系統(tǒng)單芯片中的EMI寄存器值；對所述EMI寄存器值進(jìn)行解析，得到第一位域值、第二位域值、第三位域值、第四位域值；若所述第一邏輯存...

本發(fā)明涉及電流分析技術(shù)領(lǐng)域，公開了一種通過電流分析定位瞬間功耗的方法，該方法包括：通過數(shù)據(jù)采集儀采集DUT端電壓值，經(jīng)過數(shù)據(jù)采集儀內(nèi)置的AD轉(zhuǎn)換將電壓值轉(zhuǎn)換為電流數(shù)據(jù)，再通過USB數(shù)據(jù)線將電流數(shù)據(jù)傳送到PC端；基于測量實時電流方法將采集...

本發(fā)明公開了一種基于動態(tài)自適應(yīng)的引線鍵合方法、裝置、設(shè)備及存儲介質(zhì)。所述方法包括：基于第一鍵合點的位置信息、第二鍵合點的位置信息和引線的參數(shù)信息，通過多目標(biāo)優(yōu)化算法對引線鍵合進(jìn)行路徑規(guī)劃，生成預(yù)設(shè)線弧形狀的初始鍵合路徑；將引線鍵合于芯片...

本發(fā)明公開了一種用于芯片測試的轉(zhuǎn)接裝置及芯片測試系統(tǒng)，涉及半導(dǎo)體測試技術(shù)領(lǐng)域。該轉(zhuǎn)接裝置包括轉(zhuǎn)接板、第一固定件、第二固定件和鎖緊機構(gòu)。轉(zhuǎn)接板的第一、第二轉(zhuǎn)接面分別設(shè)有與第一、第二芯片引腳排布相對應(yīng)的引腳結(jié)構(gòu)，并通過內(nèi)部線路按映射規(guī)則連接...

本發(fā)明涉及智能設(shè)備的網(wǎng)絡(luò)調(diào)試技術(shù)領(lǐng)域，公開了一種標(biāo)準(zhǔn)化的千兆以太網(wǎng)異常調(diào)試方法、裝置及設(shè)備，該方法包括：調(diào)試基準(zhǔn)與工具，設(shè)置基礎(chǔ)信息以及對應(yīng)的關(guān)鍵參數(shù)；核對基礎(chǔ)信息與關(guān)鍵參數(shù)無誤后，檢查硬件設(shè)備異常情況；在硬件設(shè)備檢查通過后，測試信號時...

本發(fā)明提供了一種內(nèi)存芯片質(zhì)量測試方法、裝置、電子設(shè)備及存儲介質(zhì)。本發(fā)明提供的方法，包括：獲取多個內(nèi)存芯片的引腳的眼圖，根據(jù)眼圖獲取眼圖指標(biāo)數(shù)據(jù)；對多個內(nèi)存芯片的引腳對應(yīng)的同一種眼圖指標(biāo)數(shù)據(jù)進(jìn)行統(tǒng)計，以獲取引腳對應(yīng)的同一種眼圖指標(biāo)數(shù)據(jù)的分...

本發(fā)明提供了一種內(nèi)存顆粒燒錄方法、裝置、電子設(shè)備及存儲介質(zhì)。本發(fā)明提供的方法，包括：判斷第一邏輯存儲單元和第二邏輯存儲單元是否接收到對應(yīng)的片選信號；若第一邏輯存儲單元和第二邏輯存儲單元均未接收到對應(yīng)的片選信號，則判斷內(nèi)存顆粒的物理位寬；...

本申請涉及內(nèi)存管理領(lǐng)域，提供一種DDR內(nèi)存頻率切換測試方法及裝置。該方法包括：獲取DDR內(nèi)存的多個預(yù)設(shè)頻率檔位；構(gòu)建至少兩個不同切換模式的多階段測試流程；對于每一測試階段在執(zhí)行頻率切換動作前生成目標(biāo)數(shù)據(jù)，并在執(zhí)行頻率切換動作的過程中從D...

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，公開了一種內(nèi)存模塊的IO接口信號質(zhì)量測試方法，該方法包括：基于眼圖分析方法，驗證內(nèi)存模塊中I/O接口的信號完整性；當(dāng)驗證信號完整后，定量化對比輸入眼圖與輸出眼圖的形態(tài)特征，并判斷信號在傳輸過程中是否發(fā)生形態(tài)特...

本發(fā)明涉及電路設(shè)計技術(shù)領(lǐng)域，公開了一種信號仿真分析方法及系統(tǒng)。該方法包括：搭建仿真結(jié)構(gòu)；根據(jù)搭建的仿真結(jié)構(gòu)，分別獲取主控芯片基板、PCB板、存儲芯片顆粒基板的散射參數(shù)；根據(jù)所述PCB板的散射參數(shù)對第二走線設(shè)計進(jìn)行優(yōu)化，根據(jù)存儲芯片顆粒基...

本發(fā)明涉及數(shù)據(jù)存儲技術(shù)領(lǐng)域，公開了一種基于機器學(xué)習(xí)優(yōu)化內(nèi)存芯片采集的測試數(shù)據(jù)的方法及其系統(tǒng)，該方法包括：從待測內(nèi)存芯片的測試平臺采集原始測試數(shù)據(jù)；構(gòu)建一個卷積神經(jīng)網(wǎng)絡(luò)模型，通過卷積神經(jīng)網(wǎng)絡(luò)模型學(xué)習(xí)測試數(shù)據(jù)特征與內(nèi)存缺陷之間的映射關(guān)系，通...

本申請涉及內(nèi)存管理領(lǐng)域，提供一種移動終端系統(tǒng)的內(nèi)存測試方法及裝置。該方法包括：將安卓系統(tǒng)的程序存儲于存儲設(shè)備中，在設(shè)備啟動后根據(jù)預(yù)設(shè)的原始啟動地址加載安卓系統(tǒng)，在加載系統(tǒng)內(nèi)核前將位于原始啟動地址之后的初始空閑內(nèi)存空間執(zhí)行多模態(tài)預(yù)檢測試；...