本發(fā)明公開用于確定參數(shù)時(shí)序良率及瓶頸的方法及設(shè)備的各種實(shí)施例，所述方法及設(shè)備通過(guò)設(shè)計(jì)中的集成電路芯片的共同時(shí)序弧考慮電路路徑之間的相關(guān)性。時(shí)序弧延遲的蒙特卡羅樣本經(jīng)生成并用于計(jì)算時(shí)序良率且識(shí)別良率瓶頸。本經(jīng)生成并用于計(jì)算時(shí)序良率且識(shí)別良...

本申請(qǐng)案涉及干擾減少的無(wú)源傳輸線接收器。本發(fā)明揭示用于使用接收器電路中的三結(jié)干涉儀在超導(dǎo)數(shù)字邏輯門之間傳播邏輯狀態(tài)以減少反射信號(hào)的改進(jìn)式電子結(jié)構(gòu)，所述反射信號(hào)否則將導(dǎo)致在所述門之間傳輸?shù)男盘?hào)的失真。其它改進(jìn)式電子結(jié)構(gòu)包括具有先前已避免的...

本申請(qǐng)涉及用于表示集成電路的布局的系統(tǒng)和方法。實(shí)施例提供一種用于表示集成電路的布局的方法。在實(shí)例實(shí)施例中，一種方法包含基于一或多個(gè)參數(shù)確定集成電路IC布局設(shè)計(jì)的多個(gè)區(qū)。在實(shí)施例中，所述多個(gè)區(qū)中的至少一個(gè)區(qū)具有某一特性。所述實(shí)例方法進(jìn)一步...

本申請(qǐng)涉及用于良率分析和物理故障分析的先進(jìn)單元感知故障模型。為了特定地識(shí)別半導(dǎo)體單元內(nèi)的故障，檢索與半導(dǎo)體單元設(shè)計(jì)相關(guān)聯(lián)的SPICE網(wǎng)表，且在所述SPICE網(wǎng)表內(nèi)識(shí)別一或多個(gè)晶體管特性。針對(duì)所述半導(dǎo)體單元執(zhí)行先進(jìn)單元感知故障模型，且為所...

本申請(qǐng)涉及用于實(shí)現(xiàn)讀取操作的溫度跟蹤動(dòng)態(tài)保持器。靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM系統(tǒng)包含：多個(gè)SRAM存儲(chǔ)單元，所述多個(gè)SRAM存儲(chǔ)單元中的每一個(gè)耦合到相應(yīng)讀取位線；以及動(dòng)態(tài)保持器，其耦合到所述讀取位線。動(dòng)態(tài)保持器包含支持第一溫度范圍的讀取操...

本文公開了涉及指導(dǎo)引擎的方法、系統(tǒng)和計(jì)算機(jī)程序產(chǎn)品。指導(dǎo)引擎被配置為向知識(shí)庫(kù)查詢關(guān)于軟件應(yīng)用的屬性的指導(dǎo)。指導(dǎo)引擎從知識(shí)庫(kù)接收基于屬性的響應(yīng)式查詢。響應(yīng)式查詢通過(guò)執(zhí)行關(guān)于軟件應(yīng)用程序?qū)傩缘霓D(zhuǎn)換，向用戶通知指導(dǎo)引擎如何解決軟件應(yīng)用內(nèi)的漏洞。

一種用于自動(dòng)超文本傳輸協(xié)議(HTTP)測(cè)試的測(cè)試方法和系統(tǒng)，該系統(tǒng)包括：存儲(chǔ)器，其被配置為存儲(chǔ)用戶請(qǐng)求序列；程序存儲(chǔ)設(shè)備，其存儲(chǔ)用于模擬用戶請(qǐng)求序列的代碼，以及至少一個(gè)處理器，其耦合到程序存儲(chǔ)設(shè)備和存儲(chǔ)器以執(zhí)行所存儲(chǔ)的代碼，該代碼包括用...

對(duì)硬件系統(tǒng)進(jìn)行配置包括提供表示硬件系統(tǒng)的多個(gè)邏輯電路之間的多個(gè)布線到多個(gè)物理連接的第一分配的第一數(shù)據(jù)，并且將第一數(shù)據(jù)變換為表示所述多個(gè)布線到所述多個(gè)物理連接的第二分配的第二數(shù)據(jù)。該變換包括計(jì)算各自與所述多個(gè)布線中的所選擇的一個(gè)相關(guān)聯(lián)的多...

提出了一種用于表征電路的計(jì)算機(jī)實(shí)現(xiàn)的方法。該方法包括由計(jì)算機(jī)接收表示電路的數(shù)據(jù)和電路的至少一個(gè)缺陷。該方法還包括使用計(jì)算機(jī)來(lái)仿真電路以獲得第一時(shí)序特性，并且使用計(jì)算機(jī)來(lái)仿真具有至少一個(gè)缺陷的電路以獲得第二時(shí)序特性。該方法還包括當(dāng)計(jì)算機(jī)被...

提出了一種用于分解集成電路的一部分的布局的計(jì)算機(jī)實(shí)現(xiàn)方法。該布局包括第一大量多邊形。本方法包括使用計(jì)算機(jī)來(lái)構(gòu)造表示第一大量約束的第一矩陣。第一大量約束中的每一個(gè)是在第一大量多邊形中的不同的一對(duì)之間。本方法包括使用計(jì)算機(jī)來(lái)對(duì)第一矩陣求解以...

一種電路偏斜補(bǔ)償觸發(fā)系統(tǒng)包括：分壓器，其包含P晶體管及N晶體管；及中心節(jié)點(diǎn)，其位于所述分壓器中，被拉到第一電平。所述電路偏斜補(bǔ)償觸發(fā)系統(tǒng)進(jìn)一步包括：觸發(fā)器，其用以在所述P晶體管與所述N晶體管之間的偏斜高于閾值時(shí)激活。所述觸發(fā)器用以起始補(bǔ)...

本發(fā)明涉及在存在泄漏和/或動(dòng)態(tài)切換的情況下對(duì)電壓域的評(píng)估。本發(fā)明描述一種可在任何芯片中共存且允許塊和/或整個(gè)芯片層級(jí)處I*R降的準(zhǔn)確表征的自動(dòng)化電路。

一種用于在集成電路布局中連接電源開關(guān)的方法包括：確定包括多個(gè)電源開關(guān)單元的電源區(qū)域，每個(gè)電源開關(guān)單元具有輸入供電端、輸出供電端、控制輸入端和確認(rèn)輸出端。該方法也包括：選擇開始的電源開關(guān)單元；將開始點(diǎn)的電源開關(guān)單元的確認(rèn)輸出端連接到第二電...

用于對(duì)集成電路中的電線的電遷移進(jìn)行驗(yàn)證的計(jì)算機(jī)實(shí)現(xiàn)方法包括：使用計(jì)算機(jī)計(jì)算電線的IR壓降；使用計(jì)算機(jī)確定所計(jì)算IR壓降是否小于預(yù)定值。在所計(jì)算IR壓降小于預(yù)定值的情況中，該方法包括：保持電線的布局尺寸不變；并且在所計(jì)算IR壓降大于或等于...

一種用于存儲(chǔ)數(shù)據(jù)的集成電路(10)，包括：存儲(chǔ)器單元陣列(100)，所述存儲(chǔ)器單元陣列(100)包括具有靜態(tài)隨機(jī)存取存儲(chǔ)器架構(gòu)的多個(gè)位單元(BC1，…，BCn)，多個(gè)位單元包括所述位單元中的第一位單元和第二位單元(BC1，BC2)。第一...

晶體管模型將載流子遷移率限定為漂移擴(kuò)散遷移率和彈道遷移率的組合。基于以下假設(shè)來(lái)計(jì)算彈道遷移率，即靠近注射點(diǎn)處的載流子的動(dòng)能不大于靠近該注射點(diǎn)處的載流子的勢(shì)能差異。取決于速率被彈道限制的程度來(lái)作出速度飽和的啟始的突變以及與其相關(guān)聯(lián)的漸進(jìn)速...

公開了一種用于生成電路設(shè)計(jì)的方法和系統(tǒng)、用于校準(zhǔn)檢測(cè)儀的方法、以及用于工藝控制和成品率管理的方法。提供了一種用于生成集成電路的電路設(shè)計(jì)方法，該電路設(shè)計(jì)包括功能區(qū)(FA)和非功能區(qū)。該方法包括以下步驟：向EDA工具提供對(duì)測(cè)試單元(TC)的...

根據(jù)本發(fā)明的一個(gè)實(shí)施例，用于驗(yàn)證設(shè)計(jì)的計(jì)算機(jī)實(shí)現(xiàn)方法包括：當(dāng)計(jì)算機(jī)被調(diào)用以驗(yàn)證設(shè)計(jì)時(shí)，使用所述計(jì)算機(jī)生成表示設(shè)計(jì)的第一圖形，并且使用混合演進(jìn)算法利用計(jì)算機(jī)將第一圖形分解成至少三個(gè)集合，以形成著色圖形。

控制一種非易失性存儲(chǔ)器。該非易失性存儲(chǔ)器包括集成電路襯底內(nèi)的多個(gè)存儲(chǔ)單元。該非易失性存儲(chǔ)器還包括與多個(gè)存儲(chǔ)單元進(jìn)行功率傳送通信的高電壓節(jié)點(diǎn)。而且，非易失性存儲(chǔ)器包括與多個(gè)存儲(chǔ)單元進(jìn)行功率傳送通信的中間電壓節(jié)點(diǎn)。而且，非易失性存儲(chǔ)器包括耦...

一種用于在電路的輸出端子處生成高壓切換的電路的示例，包括預(yù)設(shè)模式下響應(yīng)輸入信號(hào)以生成第一電壓信號(hào)的一對(duì)n型金屬氧化物半導(dǎo)體（NMOS）晶體管。電路還包括耦接在輸出端子和該對(duì)NMOS晶體管之間以使第一電壓信號(hào)可以傳播至輸出端子的預(yù)定數(shù)量的...