本發明的一個實施例提供了一種模擬使用不確定值寄存器傳輸級設計的行為結構的系統。所述系統可接收硬件描述語言代碼，包括根據表達式的值而動作不同的結構，例如所述結構可基于控制表達式的值執行代碼的不同部分，或者它可基于索引表達式的值在不同的存儲...

本發明的一個實施方式提供了一個系統，用于檢測被斷裂為與期望配置不同的基本形狀的配置的給定形狀的出現。該系統選擇給定形狀的斷裂形狀實例，其中將給定形狀的其他斷裂形狀實例與之比較。作為比較過程的一部分，系統產生包括掩模圖形描述中與所選斷裂形...

粗略地說，根據所考慮的電路設計來優化基于掃描的測試架構。在一個實施例中，形成多個候選測試設計。對于每一個候選測試設計來說，根據電路設計和候選測試設計而生成多個測試矢量，并且這些測試矢量優選是使用同一ＡＴＰＧ算法生成的，其中所述算法會在下...

在這里公開的是一種用于預測在集成電路布局中表示的并與集成電路制造過程一起使用的特征的側面位置信息的方法，其中該過程將圖像投射到抗蝕劑上。該方法包括提供位于抗蝕劑內部不同深度的圖像強度值的側面分布。接下來，根據特定抗蝕劑顯影時間，并且進一...

所述的各種方法和設備（例如實現方法的計算機可讀介質）涉及集成電路網表的序向單元的貼近布局。例如，接收初步布局；并且基于該初步布局，識別在后續布局后得到功耗改進和／或時序變化改進的序向單元組。在另一個例子中，接收在后續布局后得到功率改進和...

一種包括存儲器的電路設計的計算機實現的表示通過以下步驟被抽象成較小的網表：使用表示存儲器中的所選槽的替代節點取代存儲器，將網表中包括一個或多個替代節點的字級節點分割成分段節點，為分段節點尋找減小的安全尺寸，使用分段節點的減小的安全尺寸生...

本發明公開了一種將包括存儲器的電路設計的計算機實現的表示抽象為更小的網表，其可用標準驗證工具和操作網表的其它工具進行分析。這些系統的正確性需要推理比電路設計中存在的存儲器條目的數量少得多的數量，并且通過將這些存儲器抽象為小得多的數量的條...

本實用新型公開了一種用于測試多端口存儲器器件的運行時可編程ＢＩＳＴ。一種實施例提供了一種運行時可編程系統，包括測試多端口存儲器器件以發現多端口存儲器故障，以及在訪問存儲器器件單個端口時可以激活的典型單端口存儲器故障的多種方法和裝置。更具...

本實用新型提供一種降低隨機良率缺陷的裝置，包含：臨界面積分析裝置，執行臨界面積分析以分別得到若干個待更正線路的開路臨界面積及短路臨界面積；臨界面積累加裝置，將每個待更正線路的開路臨界面積及短路臨界面積加權并累加得到累加值；線路調整裝置，...

本實用新型涉及一種應用于倒裝芯片封裝的繞線裝置，其中所述的倒裝芯片包含若干個外層襯墊及若干個內層襯墊，所述的裝置包含一排序單元、一計算單元和一繞線單元。所述的排序單元是排列所述的外層襯墊成一外層序列及排列所述的內層襯墊成若干個內層序列。...

本實用新型涉及一種應用于建立倒裝芯片封裝的繞線方式的裝置，其中所述的倒裝芯片包含若干個外層襯墊及若干個內層襯墊，所述的裝置包含一排序單元和一繞線單元。所述的排序單元是排列所述的外層襯墊及內層序列成若干個襯墊列。所述的繞線單元是根據所述的...

本實用新型的一個實施例提供一種用于在邏輯合成階段期間優化電路設計以減少在布置和布線階段期間的布線擁塞的設備。該設備可以包括：識別裝置，用于識別所述電路設計中的第一電路結構，其中所述第一電路結構包括在第一組信號源和第一組信號負載之間的第一...

本實用新型的一些實施例提供一種在管芯尺寸優化期間縮放Ｉ／Ｏ單元布置的設備。該設備可以包括：接收裝置，配置成接收用于管芯的初始管芯尺寸和用于一組Ｉ／Ｏ單元的初始Ｉ／Ｏ單元布置；其中所述接收裝置還被配置成接收用于所述管芯的目標管芯尺寸；確定...

本實用新型提供一種用于在物理驗證期間管理違例的設備。該設備包括：第一識別裝置，被配置用于通過對布圖應用一組設計規則檢查ＤＲＣ規則來識別第一ＤＲＣ違例；第一呈現裝置，被配置用于向第一用戶呈現第一ＤＲＣ違例；接收裝置，被配置用于從第一用戶接...

本發明公開了一種用于測試多端口存儲器器件的運行時可編程ＢＩＳＴ。一種實施例提供了一種運行時可編程系統，包括測試多端口存儲器器件以發現多端口存儲器故障，以及在訪問存儲器器件單個端口時可以激活的典型單端口存儲器故障的多種方法和裝置。更具體地...

本發明的一些實施例提供了用于模擬電路設計以使得模擬符合硬件語義的技術和系統。具體地，一些實施例通過適當處理會在邏輯模擬期間出現的狀態元素中的競爭條件和／或時鐘樹中的假信號來確保模擬符合硬件語義。每個邏輯周期包括兩個階段：其中系統評估不取...

本發明公開了一種用于多功率域的靜態時序分析的方法和設備。描述了計算機系統、方法、集成電路和用于計算機系統一起使用的計算機程序產品（也即，軟件）的實施方式。這些設備和技術可以用于對包括多個功率域的電路執行ＳＴＡ。功率域交叉信息以及可選地每...

本發明涉及針對門輸出負載的快速且準確的估計。描述了一種計算機系統、方法、集成電路和用于與該計算機系統一同使用的計算機程序產品（即軟件）的實施例。這些設備和技術可以用來分析在分級中電耦合到輸出網絡的邏輯門的電特性。具體而言，在分析期間，將...

本發明涉及用于執行三維集成電路（３Ｄ－ＩＣ）設計的ＲＬＣ建模和提取的方法和裝置。具體地，本發明的一個實施方式提供一種用于執行３Ｄ－ＩＣ管芯的ＲＬＣ提取的系統。在操作期間，該系統接收３Ｄ－ＩＣ管芯描述。系統繼而將３Ｄ－ＩＣ管芯描述轉換為２...

本發明涉及使用快速估計技術的有效的基于窮盡路徑的靜態時序分析。本發明的一個實施例提供了一種系統，該系統在電路設計中執行有效的基于路徑的靜態時序分析（ＳＴＡ）。在操作期間，系統識別電路設計內的一組路徑，其中每條路徑包括一個或多個段。對于一...