粗略地說，根據所考慮的電路設計來優化基于掃描的測試架構。在一個實施例中，形成多個候選測試設計。對于每一個候選測試設計來說，根據電路設計和候選測試設計而生成多個測試矢量，并且這些測試矢量優選是使用同一ＡＴＰＧ算法生成的，其中所述算法會在下...

本實用新型提供一種用于確定光刻過程的過程模型的裝置。光刻過程使用第一布局以對晶片進行第一曝光和顯影過程，并且之后使用第二布局以對晶片進行第二曝光和顯影過程。當對晶片進行第二曝光和顯影過程時，晶片的表面包括至少部分地由于第一曝光和顯影過程...

本實用新型提供一種用于在遠紫外光刻（ＥＵＶＬ）系統將同步加速器用作源的裝置，其中同步加速器的能量隨著時間減少。ＥＵＶＬ系統可以包括步進器，其使用步進重復方式或步進掃描方式來將圖案從標線片轉移到晶片上。要求晶片以基本恒定的劑量曝光。在操作...

本發明涉及一種集成電路的天線效應的檢查方法與其裝置，所述集成電路的天線效應的檢查方法包含下列步驟：計算一集成電路的各金屬層的節點對所述集成電路的各元件所造成的天線效應值；統計各節點對所述元件所造成的累積天線效應值的最大值；以及若存在一節...

本發明涉及一種后繞線布局的光刻熱點的更正方法與裝置，是用于更正后繞線布局中檢測到的光刻熱點。選擇各熱點所在局部區域內的可改變尺寸或位置的至少一個二維圖案并調整，而使得各該局部區域的空間圖像強度的仿真數值最佳化，藉以改善各熱點所造成的問題...

本發明涉及一種應用于集成電路的物理設計驗證的方法及其裝置，所述應用于集成電路的物理設計驗證的方法包含下列步驟：對比一集成電路的原始電路網表及所述集成電路的布局資料；以及根據對比結果標示所述集成電路內的元件的輸出／入端的虛擬文字。

本發明涉及一種修正電路布局的方法及其裝置，所述修正電路布局的方法包含下列步驟：對比一原始電路網表及其相應的布局電路網表，并分別標示對比正確的區塊及對比錯誤的區塊；根據更新后的布局中對比錯誤的區塊產生一子布局電路網表；根據所述子布局電路網...

本發明涉及一種文字標記金屬短路電路檢測方法及裝置，該方法包含如下步驟：輸入一電路設計的檔案，其中該電路設計檔案包含該電路設計的布局圖案數據，該電路設計的檔案格式為通用數據流格式；輸入一設計規則組；根據該設計規則組選取一特定檢查規則，其中...

本發明涉及一種后繞線布局的光刻熱點的更正方法與裝置，是用于更正后繞線布局中檢測到的光刻熱點。選擇該若干熱點中每一個所在局部區域內的可改變尺寸或位置的至少一個二維圖案并調整，而使得各局部區域的空間圖像強度的仿真數值最佳化，藉以改善該若干熱...

本發明涉及一種降低隨機良率缺陷的方法與裝置。半導體制程中意外掉落的微粒子容易造成電路布局中局部線路的開路或短路，本發明降低隨機良率缺陷的方法是用于更正后繞線布局中的很可能產生開路或短路的線路。將該待更正線路中每一個的開路及短路的臨界面積...

本發明涉及一種應用于倒裝芯片封裝的繞線方法與裝置，其中所述的倒裝芯片包含若干個外層襯墊及若干個內層襯墊，所述的繞線方法包含下列步驟：根據所述的外層襯墊的排列順序設定一外層序列；根據所述的內層襯墊和所述的外層襯墊的連接關系設定若干個內層序...

本發明涉及一種應用于倒裝芯片封裝的繞線方法及其裝置，其中所述的倒裝芯片包含若干個外層襯墊及若干個內層襯墊，所述的繞線方法包含下列步驟：根據所述的外層襯墊及內層襯墊的排列順序設定若干個襯墊列；以及自最內層的襯墊列依次向外層的襯墊列建立繞線...

本發明涉及一種電源分析的方法與裝置，是用于分析整個芯片的內部電源壓降及功率消耗。該芯片設計中包含若干個具有不同功能的電路方塊，其中至少一個電路方塊的輸入數據是該電路方塊的后繞線布局，且缺乏其內部各電源管理單元的信息。藉由布局對應于構圖的...

本發明涉及一種互動式文字標記金屬短路電路位置檢測方法及裝置，該方法包含如下步驟：包含步驟如下：輸入一電路設計的檔案，其中該電路設計檔案包含該電路設計的布局圖案數據，該電路設計的檔案格式為通用數據流格式；輸入一設計規則組；根據該設計規則組...

本發明涉及一種應用于單層繞線軌跡的分析方法及其裝置，其中所述的繞線軌跡是連接若干個連接單元，所述的繞線方法包含下列步驟：定義以四個連接單元為頂點的一虛擬四邊形，其中所述的虛擬四邊形內不包含所述的四個連接單元以外的連接單元；以及根據所述的...

描述了用于合成和／或實現增強型多模式壓縮器的方法和裝置。

一種用于平滑集成電路布局中的閾值電壓的變化的方法。該方法開始于識別與布局中的晶體管關聯的復合表面。處理這樣的復合表面以影響與這樣的表面鄰近的填隙離子的復合，由此最小化布局中的晶體管的閾值電壓的變化。

一種用于補償ＭＯＳＦＥＴ集成電路中閾電壓和驅動電流的工藝誘生變化的自動化方法。方法的第一步驟是從陣列中選擇用于分析的晶體管。方法按照需要在陣列的晶體管間循環。接下來分析所選晶體管的設計，包括確定由鄰區布局引起的閾電壓變化的步驟；確定由鄰...

一種用于估計集成電路布圖中由于布圖引起的閾值電壓的變化的自動化方法。該方法開始于選擇供分析的布圖內的擴散區域的步驟。接著，該系統識別所選擇的區域上的Ｓｉ／ＳＴＩ邊和溝道區域以及它們的關聯的柵極／Ｓｉ邊。接著，識別每個標識的溝道區域中的閾...

總體上，描述了針對為預備掩模布局使用的掩模準備的方法，所述預備掩模布局包括起始多邊形，該起始多邊形的頂點包括Ｉ點（具有內角大于９０度的起始多邊形的頂點），包括至少在起始多邊形的Ｉ點上發展直線分割樹的步驟，并且利用該分割樹的邊定義為掩模寫...