本申請涉及一種集成電路芯片封裝測試系統和一種用于集成電路芯片封裝測試系統的轉接器模塊。在一個示例中，提供了用于集成電路芯片封裝測試系統的轉接器模塊。轉接器模塊包括主體、固定板和蓋板。多個彈簧銷每個被設置在形成于主體中的多個彈簧銷接納孔中...

一種裝置，所述裝置包括：電壓?電流轉換器電路，所述電壓?電流轉換器電路包括跨導運算放大器OTA，所述電壓?電流轉換器電路用于生成偏置電流，所述偏置電流與所述OTA的參考電壓輸入端口處的參考電壓成比例；以及偏置電流反饋路徑，所述偏置電流反...

這里的示例描述了用于提供可定制的直接存儲器存取(DMA)接口的技術，該接口可以允許用戶邏輯改變或控制如何執行DMA讀取和寫入。在一個示例中，DMA引擎可以被硬化(例如，包括由半導體材料形成的電路)，其防止DMA引擎像可編程邏輯那樣被重新...

本申請涉及一種發送器和集成電路。所述發送器包括：驅動器電路，所述驅動器電路具有被耦接到輸出焊盤的上拉電路和下拉電路；數控阻抗(DCI)校準電路，所述DCI校準電路具有第一參考驅動器、第二參考驅動器和參考電阻器，所述DCI校準電路被配置為...

本申請描述了用于從相應工件切割裸片的技術，以及將一個或多個切割的裸片結合到堆疊式裝置結構中的技術。在一些實施例中，從工件切割裸片包括在切割線中化學蝕刻工件。在一些實施例中，從工件切割裸片包括在切割線中機械切割工件并沿著裸片的側壁形成襯墊...

示例的發射器(104)包括第一和第二電路級(250，252)和接口電路(206)。第一電路級被配置為從基帶信號生成調制信號，每個調制信號具有不同的載波頻率。第二電路級被配置為生成射頻(RF)能量，RF能量將由天線(110)輻射。接口電路...

數字預失真(DPD)系統(302B)包括被配置為接收DPD輸入信號的輸入(222)。DPD系統包括第一預失真電路(404)，其被配置為提供被耦接到輸入的第一信號路徑以產生第一預失真信號(428)。第一預失真電路包括第一無限脈沖響應(MR...

一種裝置(210)可以包括被配置為接收操作參數的接口電路(305)和耦合到接口電路(305)并且被配置為存儲操作參數的控制電路(310)。裝置(210)還可以包括耦合到控制電路(310)的時鐘誤差檢測電路(320)。時鐘誤差檢測電路(3...

本申請公開的電路結構包括邏輯電路、多個雙穩態電路以及耦合到雙穩態電路的控制電路。每個雙穩態電路具有數據輸入、時鐘輸入和耦合到所述邏輯電路的輸出。所述控制電路被編程以選擇性地將雙穩態電路的輸出或者所述多個雙穩態電路的數據輸入處信號連接到所...

一種系統包括全局存儲器電路(102、104)，其被配置為存儲輸入張量和輸出張量。行數據路徑(106、108)均都連接到存儲器電路的輸出端口。列數據路徑(124、126)連接到存儲器電路的輸入端口。處理元件(112、114、116、118...

用于調試的方法包括由硬件調試服務器(106)接收(412)用于在高級語言(HLL)軟件規范中設置斷點的HLL調試命令。硬件調試服務器將HLL調試命令轉換(414)為硬件調試命令，該硬件調試命令指定作為軟件規范的表示的硬件有限狀態機的條件...

一種在接收器中執行眼掃描的示例方法包括：基于采樣時鐘從輸入到接收器的模擬信號生成(104)數字樣本，該采樣時鐘基于相位內插器(PI)碼相對于參考時鐘被相移；基于接收器的多個均衡參數中的第一均衡參數來均衡(204)數字樣本；自適應(404...

示例中，集成電路IC中實現的神經網絡電路包括硬件神經元(124)層(120)，層包括多個輸入、多個輸出、多個權重以及多個閾值，每個硬件神經元包括：邏輯電路(302)，具有從至少一部分多個輸入接收第一邏輯信號的輸入和提供第二邏輯信號的輸出...

一種示例半導體器件包括：第一集成電路(IC)裸片(206)，包括第一列的級聯耦合資源塊(216)；第二IC裸片(210)，包括第二列的級聯耦合資源塊(218)，其中第二IC裸片的有源側(211)安裝至第一IC裸片的有源側(207)；以及...

描述了用于使用多個不同節距策略性地布局集成電路(IC)封裝(200、320、340)的導電元件(例如，焊球(210、302))(以及用于與IC封裝電連接的電路板的相應的導電焊盤(401))的方法和裝置。一個示例集成電路(IC)封裝(32...

半導體器件的示例包括形成在半導體襯底(101)中的第一電路(102)和第二電路(104)。半導體器件進一步包括形成在半導體襯底中并且設置在第一電路與第二電路之間的第一保護結構(106?1)，第一保護結構包括沿第一軸設置的第一不連續n+和...

一種示例的鎖相環(PLL)電路(100)包括采樣相位檢測器(103)，其被配置為接收參考時鐘和反饋時鐘，并被配置為提供第一控制電流和脈沖信號。PLL還包括電荷泵(107)，其被配置為基于第一控制電流和脈沖信號生成第二控制電流。PLL還包...

一種驅動電路，包括并聯耦接在差分輸入(Inn、Inp)和差分輸出(Txn、Txp)之間并具有第一公共節點(Vrefp)和第二公共節點(Vrefn)的多個輸出電路(208)。所述多個輸出電路中的每個包括耦接在所述差分輸入和所述差分輸出之間...

所公開的表決電路包括上拉電路(110)，其被連接到輸出節點(126)和正電源電壓(122)。下拉電路(112)被連接到輸出節點(126)和地(124)，以及輸出節點(126)被耦接以接收第一雙穩態電路(104)的真實輸出。上拉電路(11...

本公開描述了用于將一個或多個結構(例如，高帶寬存儲器(HBM))添加到現有合格的堆疊硅互連(SSI)技術可編程IC管芯(例如，超級邏輯域(SLR))而不改變可編程IC管芯的方法和裝置。一個示例性集成電路(IC)封裝(200)通常包括封裝...