本實(shí)用新型描述了一種集成電路封裝和用于該集成電路封裝的蓋件。所述蓋件在所述蓋件的內(nèi)表面中具有凹陷區(qū)域。所述凹陷區(qū)域(例如，溝槽)提供用于接納一部分熱界面材料的插口，在所述集成電路的制造期間，當(dāng)蓋件位于一個(gè)或多個(gè)集成電路裸片上方的所述熱界...

一種用于實(shí)施多功能輸出發(fā)生器的電路，該電路包括：具有第一輸入和第二輸入的放大器電路；在第一節(jié)點(diǎn)處被耦接到放大器電路的第一輸入的電壓發(fā)生器；被配置以向第一節(jié)點(diǎn)提供可變電流的可控電流源；以及開關(guān)電路，該開關(guān)電路使得放大器電路能夠在用于感應(yīng)溫...

本申請(qǐng)公開了一種用于時(shí)鐘相位生成的方法、非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)以及電路。電路(100)包括注入鎖定振蕩器(102)、環(huán)路控制器(116)和相位內(nèi)插器(108)。注入鎖定振蕩器(102)包括用于接收注入時(shí)鐘信號(hào)(112)的輸入和用于轉(zhuǎn)發(fā)一...

一種固態(tài)電子組件，其包括被安裝到襯底的第一集成電路(IC)裸片和被安裝在第一IC裸片上的散熱器。散熱器包括導(dǎo)熱板和第一熱載體。第一熱載體具有被機(jī)械地固定到熱導(dǎo)板的第一端。第一熱載體具有從導(dǎo)熱板懸伸的第二端。第二端與第一IC裸片的上表面導(dǎo)...

一種時(shí)鐘發(fā)生器(500)，包括：第一輸入(502)，用以接收全局時(shí)鐘信號(hào)(216)；第二輸入(504)，用以接收完成信號(hào)(516)；第三輸入(506)，用以從比較器(212)接收轉(zhuǎn)換循環(huán)中的差分輸出(116、312、314)。時(shí)鐘發(fā)生器...

為虛擬存儲(chǔ)器和多端口存儲(chǔ)器管理單元(MMU)電路(114)生成虛擬存儲(chǔ)器預(yù)取請(qǐng)求。監(jiān)控發(fā)送至MMU電路(114)的特定端口(124、126、128)的虛擬存儲(chǔ)器訪問請(qǐng)求。響應(yīng)于觸發(fā)條件的滿足，生成虛擬存儲(chǔ)器預(yù)取請(qǐng)求并使用特定端口(124...

示例時(shí)鐘發(fā)生器電路包括分?jǐn)?shù)參考發(fā)生器(202)，分?jǐn)?shù)參考發(fā)生器(202)被配置為響應(yīng)于基準(zhǔn)參考時(shí)鐘和相位誤差信號(hào)生成參考時(shí)鐘，參考時(shí)鐘的頻率是基準(zhǔn)時(shí)鐘頻率的有理數(shù)倍。時(shí)鐘發(fā)生器電路包括數(shù)控延遲線DCDL(308)以及脈沖發(fā)生器(206)...

一種裝置(100、200)和方法(160、270)大體涉及四元偽隨機(jī)二進(jìn)制序列(“QPRBS”)的生成和檢查。在裝置(100)中，有一個(gè)偽隨機(jī)二進(jìn)制序列(“PRBS”)生成器(10)，所述偽隨機(jī)二進(jìn)制序列生成器被配置成接收待生成的PRB...

一種互連元件(122)，包括：選擇電路(124)，用于接收輸入信號(hào)并具有選擇輸出；半鎖存電路(326)，具有被耦接到所述選擇輸出的輸入，其中半鎖存電路(326)包括上拉器件(310)；以及被耦接到上拉器件(310)的公共偏置電路(320...

一種示例性集成電路(IC)系統(tǒng)，包括具有安裝在其上的可編程集成電路(IC)(101A)和配套IC(103A)的封裝襯底(202)，其中可編程IC包括可編程結(jié)構(gòu)(404)，配套IC包括應(yīng)用電路(107A)。IC系統(tǒng)還包括封裝內(nèi)系統(tǒng)(SiP...

一種裝置，包括判決反饋均衡器(圖2，206；圖4，206)，所述判決反饋均衡器被配置成接收基于第一時(shí)鐘(圖3，ADC輸出時(shí)鐘)生成的并行信號(hào)(圖4，214)。所述判決反饋均衡器包括第一均衡模塊(圖4，[DFE[0])，其被配置為在第一時(shí)...

提供了用于測(cè)試集成電路封裝的IC封裝測(cè)試系統(tǒng)，其適用于具有不同裸片高度的IC封裝。在一個(gè)示例中，IC封裝測(cè)試系統(tǒng)包括測(cè)試夾具基座、插口和測(cè)試夾具頭。插口被設(shè)置在測(cè)試夾具基座上，并被配置為接收用于測(cè)試的IC封裝。測(cè)試夾具頭可朝向和遠(yuǎn)離基座...

校準(zhǔn)源同步系統(tǒng)的示例方法包括：執(zhí)行源同步接收器的初始校準(zhǔn)以確定初始選通延時(shí)和初始數(shù)據(jù)延時(shí)，其中所述源同步接收器用于接收數(shù)據(jù)信號(hào)和選通；設(shè)置選通延時(shí)電路和數(shù)據(jù)延時(shí)電路，所述選通延時(shí)電路延時(shí)所述選通以具有所述初始選通延時(shí)，所述數(shù)據(jù)延時(shí)電路延...

示例性自動(dòng)增益控制(AGC)電路(206)，包括基電流增益電路(302)，其具有響應(yīng)于AGC碼字第一部分位的可編程源極退化電阻(304)。AGC電路還包括可編程電流增益電路(308)，其被耦接在基電流增益電路的輸入(328)和輸出(33...

本申請(qǐng)描述了用來產(chǎn)生時(shí)鐘信號(hào)的、在集成電路中實(shí)施的相位內(nèi)插器。所述相位內(nèi)插器包括：被耦接成接收多個(gè)時(shí)鐘信號(hào)的多個(gè)輸入(121)；多個(gè)晶體管對(duì)(330、332、340、342)，每個(gè)晶體管對(duì)具有被耦接到第一輸出節(jié)點(diǎn)(310)的第一晶體管和...

公開了一種利用加強(qiáng)件(154、254、454、500、710、810、1110)來改善封裝襯底(122)以防止出現(xiàn)離面變形的芯片封裝組件(100、200、300、400)和用于制造該芯片封裝組件的方法(1400)。在一個(gè)示例中，提供了一...

公開了一種可編程IC(102、302)，其包括：可編程邏輯子系統(tǒng)(130、330)、處理子系統(tǒng)(110、310)和安全子系統(tǒng)(120、340)?？删幊踢壿嬜酉到y(tǒng)(130、330)包括：配置成形成用戶設(shè)計(jì)的硬件部分的可編程邏輯電路。處理子...

本申請(qǐng)涉及一種用于封裝半導(dǎo)體器件的夾緊裝配托架，以及用于組裝集成電路封裝的裝置。用于封裝半導(dǎo)體器件的夾緊裝配托架包括：框架，其具有底面和從所述底面延伸的側(cè)壁，所述底面和所述側(cè)壁限定空腔；以及可壓縮構(gòu)件，其被設(shè)置在所述框架的底面上并位于所...

在一個(gè)示例中，一種片上系統(tǒng)(SoC)包括耦接至POR引腳(135)的硬件上電復(fù)位(POR)定序器電路(142)。所述SoC還包括被耦接至所述硬件POR定序器電路的平臺(tái)管理單元(PMU)(122)，所述PMU包括一個(gè)或多個(gè)中央處理單元(C...

本實(shí)用新型提供了一種模塊化芯片封裝組件測(cè)試系統(tǒng)。在一個(gè)示例中，所述測(cè)試系統(tǒng)包括設(shè)置在外殼中的機(jī)器人，其具有一運(yùn)動(dòng)范圍，可操作以在第一隊(duì)列臺(tái)、第二隊(duì)列臺(tái)和多個(gè)測(cè)試臺(tái)之間傳送芯片封裝組件。所述系統(tǒng)還包括自動(dòng)識(shí)別和數(shù)據(jù)捕獲(AIDC)設(shè)備，其...