在集成電路中監(jiān)測信號可以包括：使用被實現(xiàn)在集成電路(100)內(nèi)的邏輯分析器電路(110)監(jiān)測(405)集成電路(100)的探測信號；使用邏輯分析器電路(110)檢測(415)在探測信號中的狀態(tài)變化；以及在邏輯分析器電路(110)內(nèi)生成(...

本文中描述的半導(dǎo)體結(jié)構(gòu)提供了單事件閂鎖(SEL)減輕技術(shù)。在一個示例中，一種半導(dǎo)體結(jié)構(gòu)包括：半導(dǎo)體基板；p型晶體管，具有設(shè)置在半導(dǎo)體基板中的n摻雜區(qū)域中的p+源極/漏極區(qū)域；n型晶體管，具有設(shè)置在半導(dǎo)體基板中的p摻雜區(qū)域中的n+源極/漏...

一種差分輸入接收器包括：輸入電路(402)，具有被配置成接收差分輸入信號的第一輸入節(jié)點(410)和第二輸入節(jié)點(418)；第一輸出電路(419)，具有耦合在第一輸入節(jié)點和第一輸出節(jié)點(422)之間的第一電容器(420)，并且具有耦合在第...

一種示例的動態(tài)元件匹配(DEM)電路包括：多個雙極性結(jié)型晶體管(BJT)(202)，多個BJT的每一個BJT都具有耦接到電接地的基極端和集電極端；多個動力開關(guān)對(204)，每一個動力開關(guān)對耦接到多個BJT中的分別一個BJT的發(fā)射極；多個...

本公開涉及具有增強(qiáng)的線性度的電流模式反饋源極跟隨器。一種示例裝置包括：第一晶體管，所述第一晶體管耦合在供電節(jié)點與第一節(jié)點之間；電流鏡，所述電流鏡具有第一側(cè)和第二側(cè)；以及第二晶體管，所述第二晶體管耦合在所述第一節(jié)點與所述電流鏡的所述第一側(cè)...

本申請涉及一種用于將信號的電壓電平從數(shù)字系統(tǒng)的第一電壓域移位到所述數(shù)字系統(tǒng)的第二電壓域的電路。所述電路包括偏置生成部分和電壓轉(zhuǎn)換器，用于將信號的電壓電平從數(shù)字系統(tǒng)的第一電壓域移位到數(shù)字系統(tǒng)的第二電壓域。偏置生成部分被配置為檢測第二電壓域...

本公開提出了一種神經(jīng)網(wǎng)絡(luò)編譯器架構(gòu)和方法，該編譯器架構(gòu)包括：計算圖構(gòu)建模塊，用于基于輸入的不同類型的模型文件構(gòu)建通用的第一中間表示，其中所述第一中間表示具有圖形式；計算圖優(yōu)化模塊，用于針對所述第一中間表示進(jìn)行圖優(yōu)化，以獲得具有圖形式的第...

公開了一種矩陣求和結(jié)構(gòu)及神經(jīng)網(wǎng)絡(luò)計算平臺。該矩陣求和結(jié)構(gòu)包括：多個乘法器，所述乘法器的第一和第二輸入端接收相乘矩陣的對應(yīng)元素；多個一級加法器，每個一級加法器具有N個乘法器的輸出作為輸入，其中，N是大于等于2的整數(shù)；多個二級加法器，每個二...

本公開提出了一種用于神經(jīng)網(wǎng)絡(luò)計算的中間表示生成方法和裝置。該方法包括：解析輸入的模型文件以獲取神經(jīng)網(wǎng)絡(luò)的拓?fù)浣Y(jié)構(gòu)信息；使用所述拓?fù)浣Y(jié)構(gòu)信息中的特征圖信息和計算操作信息分別作為節(jié)點和邊，以生成圖形式的第一中間表示。由此，通過引入特征圖為節(jié)...

本發(fā)明公開了一種高并行度計算平臺，系統(tǒng)及相關(guān)實現(xiàn)方法。該計算平臺包括：包括：輸入緩存，用于緩存從外部存儲器讀取的第一和第二數(shù)據(jù)；讀控制器模塊，用于從所述輸入緩存中讀取并行計算模塊執(zhí)行單次操作所需的第一和第二數(shù)據(jù)，其中讀取的第二數(shù)據(jù)的份數(shù)...

本文的實施例描述了用于使用光柵耦合器(220)測試或?qū)?zhǔn)光子芯片(200)中的光學(xué)部件(205，225)的技術(shù)。在一個實施例中，光子芯片(200)可以包括邊緣耦合器(205)和光柵耦合器(220)，以用于將光子芯片光學(xué)地耦合到外部光纖電...

本發(fā)明公開了一種矩陣向量乘電路和循環(huán)神經(jīng)網(wǎng)絡(luò)硬件加速器。一種矩陣向量乘電路，包括至少一個運算單元組，每組包含多個運算單元；該電路的矩陣輸入部分用于使得輸入矩陣的各列的元素在每個循環(huán)按照時鐘周期依次逐個輸入給對應(yīng)運算單元；該電路的向量輸入...

本文描述了芯片封裝。所述芯片封裝包括具有裸片間區(qū)域的高速數(shù)據(jù)傳輸線，信號傳輸線通過該裸片區(qū)域?qū)⒌谝宦闫詈系降诙闫Ｋ鲂盘杺鬏斁€具有的電阻值大于銅線的等效基礎(chǔ)電阻值(EBR)，這減小了傳輸線內(nèi)的振蕩。

本公開涉及一種晶片。本文中描述了適用于形成集成電路芯片封裝的集成電路互連。在一個示例中，集成電路互連體現(xiàn)在晶片中，該晶片包括其上形成有多個集成電路(IC)裸片的基板。多個IC裸片包括具有第一固態(tài)電路的第一IC裸片和具有第二固態(tài)電路的第二...

提出了一種高并行度計算系統(tǒng)及其指令調(diào)度方法。該計算系統(tǒng)包括：指令讀取和分發(fā)模塊，用于以特定順序讀取多個類別的指令，并將獲取的指令按照類別分發(fā)給對應(yīng)的功能模塊；用于緩存執(zhí)行計算所需數(shù)據(jù)和指令的內(nèi)部緩存；各自對由所述指令讀取和分發(fā)模塊分發(fā)的...

提出了一種用于執(zhí)行神經(jīng)網(wǎng)絡(luò)計算的指令調(diào)度方法及其相應(yīng)的神經(jīng)網(wǎng)絡(luò)計算系統(tǒng)。該方法包括：獲取用于執(zhí)行神經(jīng)網(wǎng)絡(luò)計算的指令；使用第一功能模塊執(zhí)行當(dāng)前指令；以及至少基于所述當(dāng)前指令的參數(shù)信息以及直接依賴所述當(dāng)前指令的后續(xù)指令的依賴信息，在所述當(dāng)前...

提出了一種乘法器及相應(yīng)神經(jīng)網(wǎng)絡(luò)計算平臺。乘法器包括與第二操作數(shù)的位數(shù)數(shù)目相同的加法單元，每個加法單元包括一個多路選擇器，且次低到最高位的加法單元各自包括一個移位器和一個加法器，第二操作數(shù)的每一位作為對應(yīng)多路選擇器的選擇信號送入；最低位多...

描述了用于集成電路設(shè)備的裝置和方法。在其中的裝置中，存在耦合到多個存儲器體(104)的多個存儲器控制器(103，200)。交換機(jī)網(wǎng)絡(luò)(102)耦合到多個存儲器控制器(103，200)。多個數(shù)據(jù)處理設(shè)備(105，300)耦合到交換機(jī)網(wǎng)絡(luò)(...

一種示例性逐次逼近(SAR)模數(shù)轉(zhuǎn)換器(ADC)，包括：被配置為接收模擬輸入信號的跟蹤保持(T/H)電路(202)；數(shù)模轉(zhuǎn)換器(DAC)(203)；輸入被耦合到T/H電路的輸出和DAC的輸出的加法器(204)；被耦合到加法器的輸出并且被...

提供了在芯片封裝的堆疊部件和電子器件之間的垂直連接接口(120、520、620、720、820、1000、1100)，其改善了在堆疊部件之間的通信。這里描述的技術(shù)允許增加信號連接密度，同時降低串?dāng)_的可能性。例如，相對于被配置為承載在連接...