一種用于具有多個(gè)掃描鏈(108)的集成電路(IC)(100)的示例測(cè)試電路(103)包括：第一電路(102)和第二電路(104)；以及掃描鏈路由器(106)，耦合在第一電路與多個(gè)掃描鏈之間，并且耦合在第二電路與多個(gè)掃描鏈之間，掃描鏈路由...

一種用于調(diào)試軟件規(guī)格的電路實(shí)現(xiàn)的方法，該方法包括將高級(jí)語(yǔ)言調(diào)試命令轉(zhuǎn)換(508)為指定電路實(shí)現(xiàn)(108)中的條件的值的硬件調(diào)試命令以及存儲(chǔ)條件的值的存儲(chǔ)元件。硬件調(diào)試命令被發(fā)送(518)到調(diào)試控制器電路(112)，調(diào)試控制器電路生成(6...

提出了一種數(shù)據(jù)拆分結(jié)構(gòu)、方法及其片上實(shí)現(xiàn)。所述數(shù)據(jù)拆分結(jié)構(gòu)用于將輸入的M位寬數(shù)據(jù)拆分成N位寬數(shù)據(jù)進(jìn)行輸出，其中N≤M，并且包括：兩個(gè)寬為M的緩存寄存器，其中M位寬的數(shù)據(jù)從一個(gè)緩存寄存器送入，以N位寬從一個(gè)緩存寄存器的讀出；以及指針寄存器...

提出了一種數(shù)據(jù)拼接結(jié)構(gòu)、方法及其片上實(shí)現(xiàn)。所述數(shù)據(jù)拼接結(jié)構(gòu)用于將輸入的M位寬數(shù)據(jù)拼接成N位寬數(shù)據(jù)進(jìn)行輸出，其中N≥M，并且包括：K個(gè)寬為M的緩存寄存器，其中M位寬的數(shù)據(jù)從K個(gè)緩存寄存器的尾端輸入，以N位寬從所述K個(gè)緩存寄存器的首端輸出，...

一種模型標(biāo)識(shí)系統(tǒng)[圖8A，800]包括模數(shù)轉(zhuǎn)換器(ADC)[圖8A，210]。ADC包括轉(zhuǎn)換電路[圖8A，212]，轉(zhuǎn)換電路被配置為接收第一模擬信號(hào)[圖8A，208]并且通過(guò)以第一速率對(duì)第一模擬信號(hào)進(jìn)行采樣來(lái)生成第一數(shù)字信號(hào)[圖8A，2...

本公開(kāi)的實(shí)施例涉及實(shí)施異步時(shí)鐘生成的電路和方法。描述了一種用于異步時(shí)鐘生成的電路。電路包括被配置成接收模擬輸入信號(hào)的第一比較器；被配置成接收該模擬輸入信號(hào)的第二比較器；以及耦合到第一比較器和第二比較器的時(shí)鐘電路；其中時(shí)鐘電路生成用于第一...

本發(fā)明公開(kāi)了一種用于跟蹤從第一時(shí)鐘域發(fā)送到第二時(shí)鐘域的信號(hào)中的延時(shí)的方法和裝置。例如，在第一時(shí)刻，可以在第一時(shí)鐘域處接收公共定時(shí)參考信號(hào)(SysRef)，并且可以將延遲標(biāo)記輸入到將第一時(shí)鐘域耦合第二時(shí)鐘域到的先入先出數(shù)據(jù)結(jié)構(gòu)(FIFO)...

本公開(kāi)的示例描述了3D堆疊裝置。3D堆疊裝置包括沿垂直方向堆疊的多個(gè)半導(dǎo)體芯片，使得在堆疊中每個(gè)芯片在上方、下方或上方和下方處結(jié)合到芯片。在一個(gè)實(shí)施例中，每個(gè)芯片是相同的——例如，具有在所述芯片中以相同構(gòu)造設(shè)置的相同電路。所述3D堆疊裝...

本文呈現(xiàn)了改善動(dòng)態(tài)量化器相對(duì)于過(guò)程、電壓、和溫度(“PVT”)以及輸入共模(Vcm)變化的性能的各種實(shí)施方案。這可以通過(guò)分離然后改變加到連接到量化器的輸入裝置的復(fù)位裝置(170)的電壓源(110)而同時(shí)保持加到量化器的其他部分的電源不變...

一種接收器(100)，包括自動(dòng)增益控制器(AGC)(104)、模數(shù)轉(zhuǎn)換器(ADC)(106)和適配單元(110)，AGC被配置為接收模擬信號(hào)；ADC被配置為接收來(lái)自AGC(104)的輸出并輸出數(shù)字化信號(hào)，其中數(shù)字化信號(hào)的最高有效位對(duì)應(yīng)于...

本發(fā)明描述了通過(guò)顯著減少Cu氧化物形成來(lái)在降低的溫度(例如，至多200℃)下用于實(shí)現(xiàn)銅?銅(Cu?Cu)鍵合的方法和設(shè)備。這些技術(shù)提供更快的循環(huán)時(shí)間并不需要特殊措施(例如，形成氣體)。這些技術(shù)還可實(shí)現(xiàn)更長(zhǎng)的隊(duì)列(Q)或分段時(shí)間。一個(gè)示例...

一種示例光電二極管仿真器電路(202)包括：第一電流源電路(M1，M2，Iref)；第一和第二晶體管(M4，M5)，其源極耦合在一起并且耦合到第一電流源電路的輸出，第二晶體管的漏極耦合到第一節(jié)點(diǎn)(N2)；第三晶體管(M7)，耦合在第一晶...

本文描述了一種能夠?qū)崿F(xiàn)電路選擇的集成電路。所述集成電路包括：提供預(yù)定功能的多個(gè)冗余電路(512，514)；電壓傳感器(212)，其被耦接以接收參考電壓；以及選擇電路(503)，其耦接到電壓傳感器和參考電壓，其中，所述選擇電路基于參考電壓...

本申請(qǐng)描述了探針組件，探針組件具有探針頭部緊固機(jī)構(gòu)，所述探針頭部緊固機(jī)構(gòu)包括鎖環(huán)殼體和設(shè)置在鎖環(huán)殼體中的鎖環(huán)。在一個(gè)實(shí)例中，探頭組件包括剛性襯底、耦接在剛性襯底的電路板以及探針頭部緊固機(jī)構(gòu)。所述探針頭部緊固機(jī)構(gòu)包括鎖環(huán)殼體和設(shè)置在鎖環(huán)殼...

一種神經(jīng)網(wǎng)絡(luò)壓縮編譯器及其編譯壓縮方法。該神經(jīng)網(wǎng)絡(luò)壓縮編譯器可以包括：編譯前端，用于對(duì)輸入的神經(jīng)網(wǎng)絡(luò)算法進(jìn)行分析，所述算法包括神經(jīng)網(wǎng)絡(luò)算法的拓?fù)浣Y(jié)構(gòu)和神經(jīng)網(wǎng)絡(luò)算法的參數(shù)；優(yōu)化器，用于對(duì)所述算法和/或所述分析生成的中間表示進(jìn)行優(yōu)化；以及指...

本申請(qǐng)描述了一種用于配置從端點(diǎn)電路的外圍互連，比如可在可配置網(wǎng)絡(luò)中、可在片上系統(tǒng)(SoC)中。在一個(gè)示例中，一種裝置包括在芯片上的處理系統(tǒng)、在所述芯片上的電路塊、以及在所述芯片上的可配置網(wǎng)絡(luò)。所述處理系統(tǒng)和所述電路塊連接至所述可配置網(wǎng)絡(luò)...

描述了一種集成電路設(shè)備。所述集成電路設(shè)備包括襯底(202)；多個(gè)金屬布線(xiàn)互連層(710、712、716)；電感器(108)，所述電感器形成于所述多個(gè)金屬布線(xiàn)互連層中的至少一個(gè)金屬層中；以及底部金屬層(702)，所述底部金屬層在所述多個(gè)金...

描述了通常涉及電吸收調(diào)制的系統(tǒng)和相關(guān)方法。在所述系統(tǒng)中，存在波導(dǎo)(106)。光檢測(cè)器(318)相對(duì)于波導(dǎo)(106)配置，并用于檢測(cè)光信號(hào)的發(fā)光強(qiáng)度。電吸收調(diào)制器(320)相對(duì)于波導(dǎo)(106)配置，并用于光信號(hào)的電吸收調(diào)制。集成加熱元件(...

本申請(qǐng)公開(kāi)了一種光驅(qū)動(dòng)電路，包括：PMOS上拉電路、NMOS下拉電路以及電感電路。PMOS上拉電路包括：第一端，用以基于接收到的數(shù)據(jù)信號(hào)接收第一輸入信號(hào)；以及耦合到電感電路的P輸出端。NMOS下拉電路包括：第二輸入端，用以基于接收到的數(shù)...

用于電路設(shè)計(jì)的物理綜合可以包括：使用處理器確定(320)與不滿(mǎn)足時(shí)序要求的電路設(shè)計(jì)的信號(hào)路徑有關(guān)的特征，使用處理器通過(guò)第一神經(jīng)網(wǎng)絡(luò)模型處理(330)所述特征，所述第一神經(jīng)網(wǎng)絡(luò)模型被訓(xùn)練成指示第一物理綜合優(yōu)化的有效性，以及使用處理器，基于...